LVPECL(低壓正射極耦合邏輯)是一種輸入輸出(I/O)技術(shù),從半導(dǎo)體工藝無法集成高性能P 型設(shè)備與高性能N 型設(shè)備起就已出現(xiàn)。因此,在隨后的HCSL 和LVDS等高速接口中,需要外部無源器件來完成由P 型設(shè)備完成的任務(wù)。
對(duì)LVPECL 而言,很少有人研究過完成輸出級(jí)設(shè)計(jì)所需要的發(fā)射極電流控制與傳輸線終端之間的關(guān)系。剖析LVPECL 閘道的基本原理和分析任何特定LVPECL 驅(qū)動(dòng)器的典型終端,有助于工程師量身定制穩(wěn)健和高能效的LVPECL 終端。
LVPECL 驅(qū)動(dòng)器
如圖1 所示,簡(jiǎn)化的LVPECL 閘道通常用開放的發(fā)射極驅(qū)動(dòng)器來實(shí)現(xiàn)。沒有Q 和nQ 晶體管的接地通路,這兩者隨后被關(guān)閉。
因此,輸出級(jí)必須由用戶通過外部元件來完成。
圖1、開放式發(fā)射極LVPECL驅(qū)動(dòng)器等效電路圖
標(biāo)準(zhǔn)終端
圖2 顯示標(biāo)準(zhǔn)的直流耦合LVPECL 終端。驅(qū)動(dòng)器輸出電流由外部Zo 電阻器和VTT 終端電壓設(shè)定。由于VTT 終端電壓是由相對(duì)Vcco 的-2V 調(diào)節(jié)器產(chǎn)生的,輸出驅(qū)動(dòng)器電流不受Vcco 變量的影響。主要缺點(diǎn)是需要調(diào)節(jié)器,盡管它確實(shí)可以將驅(qū)動(dòng)器的發(fā)射極電流保持在第一階,不受Vcco 變化的影響。
圖2、標(biāo)準(zhǔn)的LVPECL終端
Thévenin 等效終端
圖3所示用于提供3.3V 和2.5V 電流的備選Thévenin 等效終端,用兩個(gè)電阻串產(chǎn)生VTT 電壓,因而可以不再使用調(diào)節(jié)器,但也有缺點(diǎn)。
1)圖3 中的R1 和R2 偏壓電阻串需要大量功率損耗才能產(chǎn)生Thévenin 電壓。功率損耗取決于特定驅(qū)動(dòng)器的高輸出電壓(Voh) 和低輸出電壓(Vol);參見以下“案例研究”章節(jié)。
2)Vcco 變化率通過偏壓分壓器前饋至Thévenin 等效VTT 電壓;39% 表示Vcco =3.3V,20% 表示Vcco =2.5V.因此,VTT 電壓只限在標(biāo)稱Vcco 下才是正確的,發(fā)射極電流的控制不如標(biāo)準(zhǔn)VTT=VCC-2.0V 終端有效。
圖3、3.3V 和2.5V Thévenin 等效LVPECL終端
T 終端
圖4 所示T 型電阻器網(wǎng)絡(luò)可以解決Thévenin 終端的許多不足。穿越RTT 的共模電壓被稱為VTT,相當(dāng)于VTT = Vcco-2.0V.要記住,具體的VTT 電壓不屬于設(shè)計(jì)標(biāo)準(zhǔn);LVPECL 接收極從不檢測(cè)VTT,但會(huì)檢測(cè)發(fā)射極電壓。VTT 只對(duì)標(biāo)準(zhǔn)終端具有重要意義,原因是VTT 向終端前饋VCCO 以控制發(fā)射極電流。相反,T 終端通過負(fù)反饋對(duì)發(fā)射極電流施加控制。圖4 LVPECL T 終端網(wǎng)絡(luò)中的VTT 電壓間接取決于特定LVPECL 驅(qū)動(dòng)器的Voh 和Vol 電平,以及設(shè)計(jì)師為邏輯0 驅(qū)動(dòng)器輸出選擇的最小發(fā)射極電流。
圖4、LVPECL T 終端網(wǎng)絡(luò)
1) T 終端由驅(qū)動(dòng)器電源直接供電,因此消除了Thévenin偏壓串的功能損耗。
2) 通過共模阻抗向T 網(wǎng)絡(luò)VTT 電壓回饋的Vcco 變化率大于通過Thévenin 網(wǎng)絡(luò)回饋的變化率,因而可以更好地控制發(fā)射極電流。詳情請(qǐng)參見以下“發(fā)射極電流控制”章節(jié)。
3) 可以調(diào)節(jié)共模阻抗,并因此調(diào)節(jié)負(fù)反饋,以針對(duì)由于Vcco、溫度和設(shè)備處理等方面的變化而造成的Voh 和Vol 方面的變化穩(wěn)定驅(qū)動(dòng)器電流。
PI 終端
可以利用著名的電阻網(wǎng)絡(luò)星形三角關(guān)系,從T 終端產(chǎn)生等效的PI 終端。下圖5 顯示按T 網(wǎng)絡(luò)換算的PI 網(wǎng)絡(luò)的元素值。
圖5、PI 終端網(wǎng)絡(luò)
很少使用的PI 終端具有超越T 終端的布局優(yōu)勢(shì);它可以安全布置在頂層之上。T 的共模阻抗必須經(jīng)由除頂層之外的其它層。
發(fā)射極電流控制
T 終端提供比Thévenin 終端更好的發(fā)射極電流控制。Thévenin 終端通過向終端產(chǎn)生的VTT 電壓前饋Vcco 變化率α來穩(wěn)定電流。相反,T 終端通過檢測(cè)穿越發(fā)射極電阻器的發(fā)射極電流使用負(fù)反饋,只能用作單一的發(fā)射極跟隨器。
可按下圖6所示為每個(gè)終端構(gòu)建每一個(gè)Vcco 變化的電路,來說明這種性能方面的變化。對(duì)于每一個(gè)終端,電路從Vcco 開始,穿過相應(yīng)輸出晶體管的基極-發(fā)射極結(jié)Rg,然后穿過終端,Rg 在此被轉(zhuǎn)入發(fā)射極電流通路。為簡(jiǎn)單起見,基極擴(kuò)展電阻已被并入增益設(shè)置電阻Rg。由于有兩個(gè)偏壓串,Thévenin Icco 為總電流的一半。
圖6、Thévenin 和T 終端發(fā)射極電流控制電路
可從圖8 立即寫下每個(gè)電路的傳遞函數(shù)。在每個(gè)傳遞函數(shù)中,re 術(shù)語(yǔ)均已被棄用;與Rg 和Zo 相比,它相對(duì)較小。此外,re 規(guī)模小意味著T 終端的邏輯1 晶體管和邏輯0 晶體管的等效半電路是相同的。
由于Rg 和 β的值取決于特定LVPECL 驅(qū)動(dòng)器的內(nèi)部設(shè)計(jì)和處理,以下列“案例研究”章節(jié)為預(yù)期,當(dāng)VCCO = 3.3V 和RTT=77 ohms 時(shí),這兩個(gè)傳遞函數(shù)是相對(duì)下圖8 中的Rg/(β+1) 而設(shè)計(jì)的。
圖7、發(fā)射極電流中適應(yīng)Vcco 變化的Thévenin 和T 終端變化
比方說,如果Rg/(β+1) = 0,則 β值很大,而Rg 值小(圖1 中的Ibias 高)。在這種限定條件下,傳遞函數(shù)只取決于外部電阻器。更實(shí)際一點(diǎn),如果Ibias = 0.5mA,Rg= 1.6 kohms,β=100,則Rg/(β+1) ≈16。
案例研究
在 ±5% Vcco 的條件下,針對(duì)每一個(gè)終端比較了業(yè)界現(xiàn)有的具有不同Voh 和Vol 值的兩種不同的LVPECL 驅(qū)動(dòng)器。T 終端將針對(duì)每一種設(shè)備經(jīng)過優(yōu)化,設(shè)計(jì)為當(dāng)Vcco 為-5% 時(shí),邏輯0 發(fā)射極電流至少達(dá)到2mA,以實(shí)現(xiàn)切換速度與功率之間的最佳平衡。對(duì)于每一個(gè)案例,電子表格的值用KVL 和KCL 進(jìn)行計(jì)算。為進(jìn)行全面核算,計(jì)算出每個(gè)案例中驅(qū)動(dòng)器和終端的功率。
如下圖表1 所示,由于可以自由選擇T 終端的RTT,因而具有降低總驅(qū)動(dòng)器電流的設(shè)計(jì)靈活性,同時(shí)還能保證最低的邏輯0 發(fā)射極電流。Thévenin 終端的固定電阻值則不然。請(qǐng)注意固定器件Thévenin 終端的Vcco 和設(shè)備上的邏輯0 發(fā)射極電流大波動(dòng)。如果還考慮到設(shè)備處理和溫度所帶來的變化,兩種終端之間的差異將變得更加巨大。
所有電流和電壓均用3.3V 電源數(shù)據(jù)表中的典型Voh 和Vol 值進(jìn)行計(jì)算。由于該數(shù)據(jù)表無其他說明,Voh 和Vol 隨Vcco 的變化假定為1:1。因此,這些案例等同于設(shè)置Rg/(β+1) =0。電流以mA 單位,功率以mW 單位。
表1、Thévenin 和T 終端兩種不同驅(qū)動(dòng)器之比較
結(jié)論
在集成電路技術(shù)效力遠(yuǎn)不如今的時(shí)代,LVPECL 作為一種高速輸入輸出標(biāo)準(zhǔn)面世。LVPECL 驅(qū)動(dòng)器最后必需使用外部無源元件才能令人滿意,但它必須設(shè)計(jì)為與驅(qū)動(dòng)器的輸出邏輯電平Voh 和Vol 相輔相成。眾所周知,已有的終端網(wǎng)絡(luò)有缺點(diǎn)。使用Pi 或T 電阻網(wǎng)絡(luò)可以克服這些缺點(diǎn),實(shí)現(xiàn)適應(yīng)性更強(qiáng)、更加節(jié)能的設(shè)計(jì)。
評(píng)論
查看更多