?

　　在您努力想要穩(wěn)定板上的各種信號時，信號完整性問題會帶來一些麻煩。IBIS 模型是解決這些問題的一種簡單方法。您可以利用 IBIS 模型提取出一些重要的變量，用于進(jìn)行信號完整性計算和尋找 PCB 設(shè)計的解決方案。您從 IBIS 模型提取的各種值是信號完整性設(shè)計計算不可或缺的組成部分。

　　當(dāng)您在您的系統(tǒng)中處理傳輸線路匹配問題時，您需要了解集成電路和PCB線路的電阻抗和特性。圖 1 顯示了一條單端傳輸線路的結(jié)構(gòu)圖。

?

　　圖 1 連接發(fā)射器、傳輸線路和接收器組件的單端傳輸線路

　　就傳輸線路而言，我們可以從 IC IBIS 模型提取IC的發(fā)射器輸出阻抗 (ZT, Ω)和接收器輸入阻抗(ZR, Ω)。許多時候，IC 廠商產(chǎn)品說明書中并沒有說明這些集成電路 (IC) 規(guī)范，但是您可以通過IBIS模型獲得所有這些值。

　　您可以用下面四個參數(shù)定義傳輸線路：特性阻抗(Z0, Ω)、板傳播延遲(D, ps/in)、線路傳播延遲(tD，秒)和線跡長度(LENGTH，英寸)。一般而言，F(xiàn)R-4 電路板的 Z0 范圍為 50Ω到75Ω，而 D 的范圍為 140 ps/in 到 180 ps/in。Z0 和D 的實(shí)際值取決于實(shí)際傳輸線路的材料和物理尺寸(《參考文獻(xiàn) 1》)。特定電路板上的線路延遲(tD)等于傳播延遲(D)乘以您所使用線跡的長度(LENGTH)。所有板的計算方法均為：

　　D = 1012 ? (CTR * LTR) or

　　D = 85 ps/in * ? (er)

　　Z0 = ?(LTR/CTR)

　　tD = D * LENGTH

　　使用 FR-4 板時，合理的帶狀線傳播延遲為 178 ps/ 英寸，特性阻抗為 50Ω。

　　用于信號完整性評估的發(fā)射器規(guī)格為輸出阻抗 (ZT)。確定輸出阻抗時，IBIS 模型中的 [Pin] 區(qū)提供每個引腳的電阻、電感和電容寄生值。之后，您可以將封裝電容與各個緩沖器的電容值(C_comp)放在一起，以便于更清楚地了解。

　　正如 [Pin] 關(guān)鍵字上面的 [Component]、[Manufacturer] 和 [Package] 描述的那樣，[Pin] 關(guān)鍵字與具體的封裝有關(guān)。您會在[Pin]關(guān)鍵字表中找到封裝電容和電感，因?yàn)樗c引腳有關(guān)。例如，在ads129x.ibs模型中(《參考文獻(xiàn) 2》)，圖 2 表明了在哪里可以找到引腳 5E(PBGA，64 引腳封裝)信號 GPIO4 的 L_pin 值和 C_pin 值。

?