極點(diǎn)的定義是輸出變?yōu)闊o(wú)窮大，極點(diǎn)的存在會(huì)給電路的不同頻率的小信號(hào)帶來(lái)不同的反應(yīng)，唯一的極點(diǎn)就在輸出Vout，輸出阻抗Rout等于上面那個(gè)resistor和下面的ro并聯(lián)，當(dāng)小信號(hào)的頻率變得非常大之后，系統(tǒng)對(duì)極高頻率的信號(hào)也就無(wú)限衰減了。

我們來(lái)看看一個(gè)單極點(diǎn)的電路，看看極點(diǎn)的存在到底是如何影響了電路對(duì)不同頻率的小信號(hào)的反應(yīng)。

一個(gè)nmos和一個(gè)resistor，組成了一個(gè)基本的common-source amplifier。暫時(shí)忽略Cgs、Cgd等寄生電容造成的高頻零極點(diǎn)。這個(gè)電路便是一個(gè)單極點(diǎn)系統(tǒng)：唯一的極點(diǎn)就在輸出Vout那里。當(dāng)然，還有一個(gè)前提就是我們的load capacitor比較大，比如就用1pF好了。輸出阻抗Rout等于上面那個(gè)resistor和下面的ro并聯(lián)，嗯，總之就是很簡(jiǎn)化的一個(gè)模型啦！

然后，我們可以根據(jù)

得到這個(gè)單極點(diǎn)電路的transfer function的波特圖：

再之后，當(dāng)小信號(hào)的頻率變得非常大之后，分母項(xiàng)遠(yuǎn)大于分子，這個(gè)系統(tǒng)對(duì)極高頻率的信號(hào)也就無(wú)限衰減了。

等等！為什么大家都說(shuō)-20dB/dec呢？就是說(shuō)，為什么超過(guò)了極點(diǎn)之后，頻率每變大十倍，增益就下降20dB呢？

這個(gè)嘛……我們還是回到之前的公式仔細(xì)看看：

下降的速度。比如在上面的圖中，假設(shè)f3的頻率是f2的十倍，那么f3對(duì)應(yīng)的增益大小自然也就比f(wàn)2少了20dB。

好吧，下降的速度我們算是搞明白了。那到底什么時(shí)候，這個(gè)單極點(diǎn)的amplifier就完全失靈，完全不能放大輸入的小信號(hào)了呢？

這樣，一個(gè)新的頻率 unity-gain bandwidth就冒出來(lái)了呢。

在這個(gè)頻率UBWB處，這個(gè)amplifier的gain下降到了1，也就是20lg1，就是0dB了。

好吧，那這個(gè)頻率到底是多大呢？

其實(shí)，我們就用最基本的線性方程來(lái)求解就可以了的。

首先，我們知道，在Wp時(shí)，縱坐標(biāo)大約是20lgAo；然后，我們還知道了斜率是-20dB/dec，嗯，這樣不就可以了嘛？

等等！到底怎么算的？

仔細(xì)一看，這個(gè)UBW的公式里面只有g(shù)m和C，跟具體的Rout大小完全沒(méi)有關(guān)系呢！所以，上面那個(gè)波特圖的DC gain Ao可以因?yàn)镽out變大，而變大，但是這個(gè)電路的UBW卻還是一點(diǎn)都沒(méi)有變呢！

嗯，寫(xiě)到這里，一個(gè)基本的單極點(diǎn)amplifier的頻率響應(yīng)，也就差不多了。

最后， 還想強(qiáng)調(diào)一下，一定要是小信號(hào)才能這樣分析啊！

試想一下，如果你的input 電壓忽然從0變成了VDD，輸出也就差不多從VDD變成了很接近0的一個(gè)值。那你試試算它的增益？是不是頂多是1？為啥呢？即使從0到VDD變換的速度可以很慢，也可以很快，增益絕對(duì)不會(huì)超過(guò)1……

因?yàn)檫@是大信號(hào)了啊！

不是說(shuō)好了的嗎？上面所有的這些分析，都是基于小信號(hào)的啦！大信號(hào)就不適用了啦！

那個(gè)……到底在哪里區(qū)分大信號(hào)和小信號(hào)呢？

不過(guò) 還是可以告訴大家，這樣的圖是咋plot出來(lái)的（Razavi， p51）：

在Cadence里面，input端放一個(gè)vdc （在library ： analogLib里面），把它的DC value設(shè)置成一個(gè)變量，比如vdc_in好了。然后用DC sweep，設(shè)置這個(gè)vdc_in的范圍，比如從0到VDD（其實(shí)這樣大的范圍沒(méi)啥意思哈！稍微小一些，細(xì)節(jié)會(huì)比較清楚。）然后plot輸出端看到的current除以這個(gè)vdc_in，就拿到了上面這個(gè)gm的圖。其實(shí)也差不多是這個(gè)單極點(diǎn)電路的增益隨著input電壓的變換趨勢(shì)啦。

當(dāng)然，為了看仔細(xì)點(diǎn)，我們還是先定下DC biasing 好了。比如input有個(gè)DC的電壓，一直固定在0.5V，這個(gè)時(shí)候看到的output的DC值是0.6V。然后還是跟上面一樣，DC sweep一個(gè)加在0.5V的input biasing上面的變量，比如從-10mV到10mV。得到的輸出電壓減去之前的0.6V，然后除以input的變化范圍20mV，也就得到了這個(gè)電路的DC增益了！

對(duì)于一個(gè)典型的比較成熟的工藝，比如180nm這樣的，一個(gè)單級(jí)的nmos，它的最大gain差不多能夠達(dá)到40dB的樣子。當(dāng)然，能不能拿到這個(gè)值，跟你的具體DC biasing voltage和上面的resistor大小都是很有關(guān)系的。嘿嘿，你們還是自己去試試吧！

總之，只有當(dāng)一個(gè)transistor被bias在合適的DC operation point，它的最大增益效能才能被充分的發(fā)揮啊！