整合光子與電子元件的半導體微晶片可加快資料傳輸速度、增進效能并減少功耗，但受到制程方面的限制，一直無法廣泛應用。自然（Nature）雜志刊登一篇由美國加州大學柏克萊分校、科羅拉多大學和麻省理工學院研究人員發表的論文，表示已成功利用現有CMOS標準技術，制作出一顆整合光子與電子元件的單晶片。

　　據HPC Wire網站報導，這顆整合7，000萬個電晶體和850個光子元件的晶片，采用商業化的45奈米SOI CMOS制程制作，與現有的設計和電子設計工具均相容，因此可以大量生產。晶片內建的光電發射器和接收器可讓微處理器和記憶體以光子直接和外接元件通訊，不需額外的晶片或裝置管理光學元件。

　　光子通訊的優勢在于，可透過內建的光線波導或外接光纖同時傳送以不同光色加密的資料流，并使用波長不到1微米（micron）的紅外線傳送高密度的光通訊封包，大幅增加頻寬。這顆新晶片每平方毫米的頻寬密度達 300 Gbps，是目前市面上電子微處理器的10~50 倍。

　　根據論文所述，制程包含作為電晶體和光學波導核心的晶矽層（crystalline-silicon layer）以及用于分隔晶矽層與矽承載晶圓（silicon-handle wafer）的薄埋氧化物層（buried-oxide layer）。

　　由于薄埋氧化物層的厚度小于200奈米，易導致較高的波導損耗，為了控制光漏，研究人員移除晶片上的部份基板，并發現處理器功能并未受到影響。

　　此外，研究人員打造矽鍺光偵測器，并選擇1，180奈米波長作為光纖通道，得到4.3 dB/cm的光傳播損耗。這個電光發射器由電光調變器（electro-optic modulator）和電子驅動組成，調變器為直徑10μm、與波導耦合的矽微型環共振器。

　　英特爾資深研究員Sadasivan Shankar認為，這項研究替目前面臨瓶頸的電晶體技術立下新的里程碑，使用光學元件進行晶片到記憶體的傳輸將可降低功耗并增加時脈。下一步的研究將以展示多波長通訊、改善光子元件以及開發新的系統應用為主。

　　半導體技術的精進讓晶片可執行更多運算，但卻無法增加晶片間通訊的頻寬。目前晶片傳輸所消耗的功率已超過晶片功耗預算的20%，這項新技術不僅在低功耗的情況下改善一個數量級的晶片通訊頻寬，未來還可能協助達到百萬兆等級（Exascale） 的運算。