電子發燒友App
ARM中異常中斷的類型問題分析總結
一、ARM中異常中斷的類型：
異常中斷名稱 ? 含義 ?復位(Reset) ?
當處理器復位引腳有效時，系統產生復位異常中斷，程序跳轉到復位異常中斷處理程序處執行。復位異常中斷通常用在下面幾種情況：
1、系統加電時
2、系統復位時
3、跳轉到復位中斷向量處執行，稱為軟復位
未定義的指令 ? 當ARM處理器或者是系統中協處理器認為當前指令未定義時，產生未定義指令異常中斷。可以通過該異常中斷機制仿真浮點向量運算。 ?軟件中斷
（software interrupt SWI）
? 這是一個由用戶定義的中斷指令。可以用于用戶模式下程序調用特權操作指令。在實時操作系統（RTOS）中可以通過該機制實現系統功能調用 ?指令預取中止
（Prefech Abort）
? 如果處理器預取指令的地址不存在，或者該地址不允許當前指令訪問，當該被預取的指令執行時，處理器產生指令預取中止異常中斷 ?數據訪問中止
（Data Abort）
? 如果數據訪問指令的目標地址不存在，或者該地址不允許當前指令訪問，處理器產生數據訪問中止異常中斷 ?外部中斷請求（IRQ） ? 當處理器的外部中斷請求引腳有效，而且CPSR寄存器的I控制位被清除時，處理器產生外部中斷請求（IRQ）異常中斷。系統中各外設通常通過該異常中斷請求處理器服務 ?
快速中斷請求（FIQ） ? 當處理器的外部快速中斷請求引腳有效，而且CPSR寄存器的F控制位被清除時，處理器產生外部中斷請求（FIQ）異常中斷??
注：不要把異常中斷類型和處理器的工作模式搞混。
復位異常發生后，進入到管理模式(svc)?下。
軟中斷發生后，?進入到?管理模式(svc)?下。
未定義指令異常發生后，?進入到?未定義指令中止模式(und)下。
指令預取中止異常發生后，?進入到?數據訪問中止模式(abt)下；
數據訪問中止異常發生后，?進入到?數據訪問中止模式(abt)?下：
外部中斷發生后，?進入到?外部中斷模式(irq)下；
快速中斷發生后，?進入到?快速中斷模式(fiq)下；
二、ARM對異常中斷的響應過程（1）ARM處理器對異常中斷的響應過程：
保存處理器當前狀態、中斷屏蔽位以及各條件標志位。這是通過將當前程序狀態寄存器CPSR的內容保存到將要執行的異常中斷對應的SPSR寄存器中實現的。各異常中斷有自己的物理SPSR寄存器。
設置當前程序狀態寄存器CPSR中相應的位。包括：進入ARM狀態；設置CPSR中的位，使處理器進入相應的執行模式；設置CPSR中的位，禁IRQ中斷，當進入FIQ模式時，禁止FIQ中斷。
將寄存器Ir_mode（R14）設置成返回地址。
將程序計數器值（PC），設置成該異常中斷的中斷向量地址，從而跳轉到相應異常中斷處理程序處執行。
注：以上過程全部是由硬件自動完成的。不管是在ARM狀態下還是在THUMB狀態下發生異常，都會自動切換到ARM狀態下進行異常的處理
（2）從異常中斷處理程序中返回：
恢復被中斷程序的處理器狀態，即將SPSR_mode寄存器內容復制到CPSR中。
返回到發生異常中斷的指令下一條指令處執行，即將Ir_mode寄存器的內容復制到程序計數器PC中。
注：實際上，當異常中斷發生時，程序計數器PC所指的位置對于不同的異常中斷是不同的。同樣，返回地址對于各種不同的異常中斷也是不同的。詳細見（3）
復位異常中斷處理程序不需要返回。在復位異常中斷處理程序開始整個用戶程序的執行，因而它不需要返回。
由于異常模式不同以及ARM內核采用流水線技術，異常處理程序里要根據異常模式計算返回地址。
一條指令的執行分為：取指，譯碼，執行三個主要階段，CPU由于使用流水線技術，造成當前執行指令的地址應該是PC – 8（32位機一條指令四個字節），那么執行指令的下條指令應該是PC – 4。在異常發生時，CPU自動會將將PC – 4的值保存到LR里，但是該值是否正確還要看異常類型才能決定
（3）詳細：各個異常狀態發生后，ARM處理器硬件響應過程
1、響應復位異常中斷
上電復位：在上電后，復位使內部達到預定的狀態，特別是程序跳到初始入口；
復位引腳上的復位脈沖：這是由外部其他控制信號引起的；
時鐘異常復位。
當發生?復位?時，處理器硬件響應中斷，自動執行如下操作：??
強制進入管理模式；
強制進入ARM狀態；?
禁止IRQ中斷和FIQ中斷；?
跳轉到絕對地址PC=0x00000000處執行
2、未定義指令異常
遇到一條無法執行的指令，此指令沒有定義；
執行一條對協處理器的操作指令，在正常情況下，協處理器應該應答，但協處理器沒有應答。
處理器響應中斷后，硬件自動執行下列操作?：??
把程序狀態寄存器CPSR拷貝給SPSR_und；
強制進入未定義模式；
強制進入到ARM模式；
禁止IRQ中斷
把下一條指令的地址拷貝給LR；
跳轉到絕對地址PC=0x00000004處執行；
關于從異常中斷處理程序的返回:
未定義指令異常中斷是由當前執行的指令自身產生的，當產生中斷時，程序計數器PC的值還未更新，它指向當前指令后面的第二條指令（對于ARM指令，它指向當前指令地址加8字節的位置；對于Thumb指令，它指向當前指令地址加4字節的位置）。當未定義指令異常中斷發生時，處理器自動將值（pc-4）保存到lr_und中，此時（pc-4）指向當前指令的下一條指令，所以從未定義指令異常中斷返回可以通過如下指令來實現：
MOV ?PC,LR
當異常中斷處理程序中使用了數據棧時，可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
STMFD ? sp! , {reglist，lr}
....
LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
3、軟件中斷異常
是由指令SWI引起的，程序在執行這一指令后，進入異常中斷。
處理器響應中斷后，硬件自動執行下列操作?：
把程序狀態寄存器CPSR拷貝給SPSR_svc；
強制進入管理模式；
強制進入到ARM狀態；
?禁止IRQ中斷。
把下一條指令的地址拷貝給LR；?
跳轉到絕對地址PC=0x00000008處執行；
關于從異常中斷處理程序的返回:
? 軟件中斷異常是由當前執行的指令自身產生的，當產生中斷時，程序計數器PC的值還未更新，它指向當前指令后面的第二條指令（對于ARM指令，它指向當前指令地址加8字節的位置；對于Thumb指令，它指向當前指令地址加4字節的位置）。當軟件中斷發生時，處理器自動將值（pc-4）保存到lr_siw中，此時（pc-4）指向當前指令的下一條指令，所以從軟件中斷返回可以通過如下指令來實現：
MOV ?PC,LR
當異常中斷處理程序中使用了數據棧時，可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
STMFD ? sp! , {reglist，lr}
....
LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
4、預取指中止異常
由程序存儲器引起的中止異常叫做預取指中止異常；
由數據存儲器引起的中止異常叫做數據中止異常。
由于ARM的指令是3級流水線結構，讀取指令周期是提前進行的，因此把讀取指令的過程一般稱預取指。在指令預取時，如果目標地址是非法的，該指令被標記成有問題的指令，這時，流水線上該指令之前的指令繼續執行。有兩種可能如下：
1.當執行這條指令前程序發生跳轉，則這條無效指令不引起異常中斷；2.當執行到這條指令時，處理器會發生預取指中止異常，引起中斷。
處理器響應中斷后，硬件自動執行下列操作?：
把程序狀態寄存器CPSR拷貝給SPSR_abt；
強制進入中止異常模式；
強制進入到ARM狀態；
禁止IRQ中斷。
把中斷時PC的地址拷貝給LR；?
跳轉到絕對地址PC=0x0000000C處執行；
關于從異常中斷處理程序的返回:
在指令預取時，如果目標地址是非法的，該指令被標記成有問題的指令，這時，流水線上該指令之前的指令繼續執行，當執行到該被標記成有問題的指令時，處理器產生指令預取中止異常中斷。發生指令預取異常中斷時，程序要返回到該有問題的指令處，重新讀取并執行該指令，因此指令預取中止異常中斷應該返回到產生該指令預取中止異常中斷的指令處，而不是當前指令的下一條指令。
指令預取異常是由當前執行的指令自身產生的，當產生中斷時，程序計數器PC的值還未更新，它指向當前指令后面的第二條指令（對于ARM指令，它指向當前指令地址加8字節的位置；對于Thumb指令，它指向當前指令地址加4字節的位置）。當指令預取中止異常中斷發生時，處理器自動將值（pc-4）保存到lr_abt中，此時（pc-4）指向當前指令的下一條指令，所以從軟件中斷返回可以通過如下指令來實現：
SUBS PC，LR，#4?
當異常中斷處理程序中使用了數據棧時，可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
SUBS ?LR，LR，#4?
STMFD ? sp! , {reglist，lr}
....
LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
5、數據中止異常
ARM處理器訪問數據存儲器時，在讀取數據的同時數據存儲器發出了中止信號，引起數據中止異常。
如果數據訪問指令的目標地址不存在，或者該地址不允許當前指令訪問，處理器產生數據訪問中止異常中斷
處理器響應中斷后，硬件自動執行下列操作?：
把程序狀態寄存器CPSR拷貝給SPSR_abt；
強制進入中止異常模式；
強制進入到ARM狀態；
禁止IRQ中斷；
把中斷時的PC的地址拷貝給LR；?
跳轉到絕對地址PC=0x00000010處執行；
關于從異常中斷處理程序的返回:
發生數據訪問異常中斷時，程序要返回到該有問題的指令處，重新訪問該數據，因此數據訪問異常中斷應該返回到產生該數據訪問中止異常中斷的指令處，而不是當前指令的下一條指令。
數據訪問異常中斷由當前執行的指令在ALU里執行時產生，當數據訪問異常中斷發生時，程序計數器pc的值已經更新，它指向當前指令后面第3條指令（對于ARM指令，它指向當前指令地址加12字節的位置；對于Thumb指令，它指向當前指令地址加6字節的位置）。此時處理器將值（pc-4）保存到lr_abt中，它指向當前指令后面第2條指令，所以返回操作可以通過下面指令實現：
? ?SUBS PC, LR, #8
當異常中斷處理程序中使用了數據棧時，可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
? SUBS LR，LR，#8
? ?STMFD ? sp! , {reglist，lr}
? ? ?....
? LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
6、中斷請求（IRQ）異常
例如：定時器中斷、串行口通訊中斷、外部信號中斷和A/D處理中斷等。IRQ中斷是可屏蔽的。在狀態寄存器中的I位就是IRQ的屏蔽位。當I=1時。則屏蔽IRQ中斷，當I=0時，則允許中斷。處理器復位后置I為1，關閉中斷。
處理器響應中斷后，硬件自動執行下列操作?：把程序狀態寄存器CPSR拷貝給SPSR_irq；?
強制進入IRQ異常模式；
強制進入到ARM狀態；
禁止IRQ中斷；
把中斷時的PC的地址值拷貝給LR；
跳轉到絕對地址PC=0x00000018處執行；
關于從異常中斷處理程序的返回:
通常處理器執行完當前指令后，查詢IRQ中斷引腳，并查看系統是否允許IRQ中斷，如果某個中斷引腳有效，并且系統允許該中斷產生，處理器將產生IRQ異常中斷，當IRQ異常中斷產生時，程序計數器pc的值已經更新，它指向當前指令后面第3條指令（對于ARM指令，它指向當前指令地址加12字節的位置；對于Thumb指令，它指向當前指令地址加6字節的位置），當IRQ異常中斷產生時，處理器將值（pc-4）保存到IRQ異常模式下的寄存器lr_irq中，它指向當前指令之后的第2條指令，因此正確返回地址可以通過下面指令算出：
SUBS ??PC，LR，#4?
當異常中斷處理程序中使用了數據棧時，可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
?? ?? ? ?SUBS LR, LR, #4
? STMFD ? sp! , {reglist，lr}
? ? ?....
? ?LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
注：為什么PC會指向當前執行指令的后12個字節？
當前指令執行時（此時PC指向當前指令后面的第2條指令），如果發生IRQ中斷，ARM檢測到IRQ中斷后，取指和執行單元都不會改變，只有譯碼單元會改變，譯碼單元改為開始譯碼中斷指令。執行完當前指令后，PC值加4個字節（此時PC指向剛剛那條指令后面的第3條指令），譯碼單元將譯完的中斷指令送到執行單元，執行單元執行中斷指令，保存PC-4（此時PC指向當前指令后面的第2條指令）的值到LR_irq，同時跳轉到IRQ中斷向量處。（詳細可看ARM流水線機制）
7、快速中斷（FIQ）請求異常。
FIQ快速中斷是可屏蔽的。在狀態寄存器中的F位就是FIQ的屏蔽位。當F=1時。則屏蔽FIQ中斷，當F=0時，則允許中斷。處理器復位后置F為1，關閉中斷。
處理器響應中斷后，硬件自動執行下列操作：把程序狀態寄存器CPSR拷貝給SPSR_fiq；?
強制進入FIQ異常模式；
強制進入到ARM狀態；
禁止FIQ中斷；
把中斷時的PC的地址值拷貝給LR；
跳轉到絕對地址PC=0x0000001C處執行；
關于從異常中斷處理程序的返回:
?通常處理器執行完當前指令后，查詢FIQ中斷引腳，并查看系統是否允許FIQ中斷，如果某個中斷引腳有效，并且系統允許該中斷產生，處理器將產生FIQ異常中斷，當FIQ異常中斷產生時，程序計數器pc的值已經更新，它指向當前指令后面第3條指令（對于ARM指令，它指向當前指令地址加12字節的位置；對于Thumb指令，它指向當前指令地址加6字節的位置），當FIQ異常中斷產生時，處理器將值（pc-4）保存到IRQ異常模式下的寄存器lr_fiq中，它指向當前指令之后的第2條指令，因此正確返回地址可以通過下面指令算出：
SUBS ??PC，LR，#4?
當異常中斷處理程序中使用了數據棧時，成都設計公司建議可以使用下面的指令在進入異常中斷處理程序時保存被中斷程序的執行現場，在退出異常中斷處理程序時恢復被中斷程序的執行現場。異常中斷程序中使用的數據棧由用戶提供。
?? ?? ? ?SUBS LR, LR, #4? ? ? ? ?STMFD ? sp! , {reglist，lr}
? ? ? ? ?....
? ? ? ? ?LDMFD ? sp! , {reglist，pc}^
reglist時異常中斷處理程序中使用的寄存器列表。標識符^指示將SPSR_mode寄存器的內容復制到CPSR中，該指令只能在特權模式下使用。
注：為什么PC會指向當前執行指令的后12個字節？
當前指令執行時（此時PC指向當前指令后面的第2條指令），如果發生FIQ中斷，ARM檢測到FIQ中斷后，取指和執行單元都不會改變，只有譯碼單元會改變，譯碼單元改為開始譯碼中斷指令。執行完當前指令后，PC值加4個字節（此時PC指向剛剛那條指令后面的第3條指令），譯碼單元將譯完的中斷指令送到執行單元，執行單元執行中斷指令，保存PC-4（此時PC指向當前指令后面的第2條指令）的值到LR_fiq，同時跳轉到FIQ中斷向量處。（詳細可看ARM流水線機制）
三、異常中斷向量表及優先級
當幾個中斷同時發生時，就必須按照一定的次序來處理這些異常中斷。在ARM中通過給異常中斷賦予一定的優先級來實現這種處理次序。
工商網監
評論