信號(hào)的上升時(shí)間，對(duì)于理解信號(hào)完整性問(wèn)題至關(guān)重要，高速pcb設(shè)計(jì)中的絕大多數(shù)問(wèn)題都和它有關(guān)，你必須對(duì)他足夠重視。

信號(hào)上升時(shí)間并不是信號(hào)從低電平上升到高電平所經(jīng)歷的時(shí)間，而是其中的一部分。業(yè)界對(duì)它的定義尚未統(tǒng)一，最好的辦法就是跟隨上游的芯片廠商的定義，畢竟這些巨頭有話語(yǔ)權(quán)。通常有兩種：第一種定義為10-90上升時(shí)間，即信號(hào)從高電平的10%上升到90%所經(jīng)歷的時(shí)間。另一種是20-80上升時(shí)間，即信號(hào)從高電平的20%上升到80%所經(jīng)歷的時(shí)間。兩種都被采用，從IBIS模型中可看到這點(diǎn)。對(duì)于同一種波形，自然20-80上升時(shí)間要更短。

好了，只要了解這些就夠了。對(duì)于我們終端應(yīng)用來(lái)說(shuō)，精確的數(shù)字有時(shí)并不是很重要，而且這個(gè)數(shù)值芯片廠商通常也不會(huì)直接給我們列出，當(dāng)然有些芯片可以從IBIS模型中大致估計(jì)這個(gè)值，不幸的是，不是每種芯片你都能找到IBIS模型。

重要的是我們必須建立這樣的概念：上升時(shí)間對(duì)電路性能有重要的影響，只要小到某一范圍，就必須引起注意，哪怕是一個(gè)很模糊的范圍。沒(méi)有必要精確定義這個(gè)范圍標(biāo)準(zhǔn)，也沒(méi)有實(shí)際意義。你只需記住，現(xiàn)在的芯片加工工藝使得這個(gè)時(shí)間很短，已經(jīng)到了ps級(jí)，你應(yīng)該重視他的影響的時(shí)候了。

隨著信號(hào)上升時(shí)間的減小，反射、串?dāng)_、軌道塌陷、電磁輻射、地彈等問(wèn)題變得更嚴(yán)重，噪聲問(wèn)題更難于解決，上一代產(chǎn)品中設(shè)計(jì)方案在這一代產(chǎn)品中可能不適用了。

信號(hào)上升時(shí)間的減小，從頻譜分析的角度來(lái)說(shuō)，相當(dāng)于信號(hào)帶寬的增加，也就是信號(hào)中有更多的高頻分量，正是這些高頻分量才使得設(shè)計(jì)變得困難。互連線必須作為傳輸線來(lái)對(duì)待，從而產(chǎn)生了很多以前沒(méi)有的問(wèn)題。

因此，學(xué)習(xí)信號(hào)完整性，你必須有這樣的概念：信號(hào)陡峭的上升沿，是產(chǎn)生信號(hào)完整性問(wèn)題的罪魁禍?zhǔn)住?/p>

?