基于VHDL的數字時鐘設計
大小：0.1 MB 人氣： 2017-11-28 需要積分：0
1）時鐘計數：完成時、分、秒的正確計時并且顯示所計的數字；對秒、分
——60進制計數，即從0到59循環計數，時鐘——24進制計數，即從0到23循環計數，并且在數碼管上顯示數值。
2）時間設置：手動調節分鐘、小時，可以對所設計的時鐘任意調時間，這樣使數字鐘真正具有使用功能。我們可以通過實驗板上的鍵7和鍵4進行任意的調整，因為我們用的時鐘信號均是1HZ的，所以每LED燈變化一次就來一個脈沖，即計數一次。
3）清零功能：reset為復位鍵，低電平時實現清零功能，高電平時正常計數。可以根據我們自己任意時間的復位。
4）蜂鳴器在整點時有報時信號產生，蜂鳴器報警。產生“滴答。滴答”的報警聲音。
5）LED燈在時鐘顯示時有花樣顯示信號產生。即根據進位情況，LED不停的閃爍，從而產生“花樣”信號。
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%