存算一體化是指將傳統(tǒng)以計算為中心的架構(gòu)轉(zhuǎn)變?yōu)橐詳?shù)據(jù)為中心的架構(gòu)，它可以突破馮·諾伊曼架構(gòu)下存算分離的瓶頸，直接利用存儲器進(jìn)行數(shù)據(jù)處理，從而把數(shù)據(jù)存儲與計算融合在同一芯片中，極大提高計算并行度與能效比，特別適用于深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)領(lǐng)域，如可穿戴設(shè)備、移動設(shè)備、智能家居等場景。

在上期的文章里，我們介紹了新型非易失性存儲介質(zhì)ReRAM用于存算一體大算力AI芯片的優(yōu)勢，今天我們來介紹另一種常見的存儲介質(zhì)——SRAM。

SRAM的全稱是靜態(tài)隨機(jī)存取存儲器(Static Random-Access Memory, SRAM) 是隨機(jī)存取存儲器的一種。

所謂“靜態(tài)”，是指只要保持通電，寫入的信息就不會丟失，讀出時也不破壞存儲的信息。這種“靜態(tài)”是相對于動態(tài)隨機(jī)存取存儲器(Dynamic Random-Access Memory,DRAM) 而言的。后者由于存儲位元是基于電容器的電荷量進(jìn)行存儲，電荷量會隨著時間和溫度的變化而減少，因此需要定期刷新來保持原有的記憶信息。但無論是SRAM還是DRAM，都屬于易失性存儲器，在斷電后就會丟失數(shù)據(jù)。

SRAM 的基本結(jié)構(gòu)

一個經(jīng)典的6-T SRAM cell結(jié)構(gòu)如下：1個bit (基本存儲單元) 由6個晶體管構(gòu)成，主要包括2個CMOS反相器，以及2個控制管。具體而言，每個反相器包括1個PMOS和1個NMOS，分別將信號反轉(zhuǎn)后輸入到另一反相器中，組成交叉連接的鎖存結(jié)構(gòu)，其輸入輸出由2個NMOS控制，存儲和讀取需要的信息。

SRAM在存算一體中的應(yīng)用

?

在學(xué)術(shù)領(lǐng)域，SRAM憑借其高成熟度和高存取速度成為了存算一體領(lǐng)域里的熱門研究對象；在市場應(yīng)用方面，SRAM作為傳統(tǒng)存儲介質(zhì)適合IP化，SRAM存算一體在中小算力、端側(cè)、對待機(jī)功耗無要求的場景，例如：可穿戴設(shè)備、邊緣計算、無人車等市場具有一定的應(yīng)用價值。但也因其單元面積大、靜態(tài)功耗高、易失性、對PVT變化敏感、存儲密度低、密度提升潛能較低、成本高等特點，在應(yīng)用于一些大算力、大容量、高密度集成的大型神經(jīng)網(wǎng)絡(luò)計算場景時會受到較多限制。

SRAM應(yīng)用于大型神經(jīng)網(wǎng)絡(luò)計算的兩大挑戰(zhàn)

#1漏電流

當(dāng)SRAM應(yīng)用于存算一體架構(gòu)，由于SRAM即使待機(jī)也會產(chǎn)生靜態(tài)漏電功耗，因此，大量的SRAM封裝在一起，實現(xiàn)巨量的并行計算（讀取操作）要解決巨大的電流電壓波動問題和功耗問題。所以對企業(yè)來說，實現(xiàn)SRAM大容量和高并行度讀取（高算力）的設(shè)計和工程落地有著較高的工藝和設(shè)計門檻，會導(dǎo)致設(shè)計和工程成本極高，成為了基于SRAM的存算一體技術(shù)商用路上較難跨越的阻礙。

在未來的車載和數(shù)據(jù)中心的應(yīng)用場景中，SRAM的高功耗，和器件特性對溫度比較敏感等特性，還可能導(dǎo)致用電量高和運行不穩(wěn)定。

#2密度

SRAM基本單元是由6個Transistor組成的鎖存結(jié)構(gòu)，密度相對來說較低。存儲單元在做存算的時候，需要更多Transistor進(jìn)行控制，比如使用8T、10T或更多Transistor的架構(gòu)，導(dǎo)致了面積大、單位密度受限。

同時，SRAM算力的提升主要靠工藝制程的升級，器件本身在密度上難以實現(xiàn)大規(guī)模突破。

上期提到，ReRAM的微縮性有著天然的優(yōu)勢，不主要靠CMOS制造工藝的升級就可以實現(xiàn)每代密度翻倍。

在未來，大型神經(jīng)網(wǎng)絡(luò)參數(shù)動輒幾個GB，SRAM難以容納如此大的參數(shù)，很難跟上AI模型規(guī)模的發(fā)展節(jié)奏。相比之下，基于ReRAM的存算一體芯片可以輕易做到高密度，而億鑄科技的方案還能夠?qū)崿F(xiàn)多芯片互聯(lián)，從芯片系統(tǒng)角度進(jìn)一步提升密度和算力。

億鑄科技選擇基于ReRAM的全數(shù)字化存算一體技術(shù)，無需ADC/DAC模數(shù)和數(shù)模信號轉(zhuǎn)換器，不會受到信噪比的影響，精度可以達(dá)到32bit甚至更高，既不會產(chǎn)生精度損失，也不會面臨模擬計算帶來的諸如IR-DROP等問題，非常適合實現(xiàn)大算力、高精度、高能效比的存算一體AI芯片。

審核編輯：湯梓紅