臺積電是晶圓代工領域毫無疑問的絕對王者。

拓墣產業研究院日前發布的2019年Q2全球TOP10晶圓代工廠榜單顯示，臺積電Q2以49.2%的市場份額高居十大榜首，遙遙領先于排名第二的三星（市場份額為18%）。這一切都是得益于他們過去多年來的龐大投入和深厚的積累。

2019年第二季度全球前十晶圓代工廠排名

在昨日于上海舉辦的臺積電2019中國技術論壇上，他們對外展示了公司在晶圓代工方面的實力，同時還披露了公司未來的發展方向和一些新的工藝節點、封裝、RF和eNVM等一系列的技術細節。

工藝路線：7nm統治市場，5nm正在路上

在移動、HPC、AI和5G等需求推動下，7nm工藝制程成為了市場的香餑餑。而迄今為止這全部都是臺積電的生意。

該公司總裁魏哲家在昨日的技術論壇上表示，臺積電是全球第一家大規模量產7nm工藝的晶圓代工廠，現在市面上所有用7nm工藝制造的芯片，全部都是臺積電生產的。從2018年量產以來，公司在7nm上面取得了重要的進展。

據介紹，迄今為止，臺積電7nm已經獲得了60個NTO（New Tape Out的縮寫，也就是新產品流片），在2019年這個數字也將會突破100個。這就帶動了公司7nm產能的飆升。資料顯示，2018年，臺積電7nm的產能較之2017提升了一倍，2019年的產能更將比去年提升1.5倍。據透露，臺積電7nm今年的產能將會等效于100萬片12寸晶圓，這個工藝所占領公司的營收比例也越來越高。

臺積電2019年Q1的營收分布（按照不同節點劃分）

如上圖所示，統計2019年Q1的財報我們可以看到，臺積電7nm工藝的營收占比已經高達22%，這是臺積電現有的節點中貢獻最多的。而這個比例在去年前期不值一提。如果我們翻看臺積電的財報，我們會發現，他們現在已經習慣于靠著先進工藝挖掘晶圓代工的第一桶金，這也是他們近年來所表現出來的一個明顯特征。當然，這需要他們巨大的投入才能獲得結果。

在7nm工藝之后，臺積電推出了7nm+工藝，作為臺積電首個使用EUV光刻技術的節點，臺積電的7nm+的邏輯密度是前一代工藝（7nm）的1.2倍，在良率方面的表現和7nm相比也不分伯仲。根據他們的規劃，這個工藝將會在2019年下半年投入量產。

在7nm和7nm+工藝之后，臺積電推出了6nm工藝，按照臺積電的說法，這個工藝將會在未來相當長的一段時間內扮演重要的角色。

從他們的介紹我們得知，得益于他們對7nm和應用在7nm+上的EUV的了解，他們隆重推出了這個能夠獲得更小die，將邏輯密度提升18%，同時還能減少制程復雜性，提升良率的工藝。據了解，這個工藝能夠支持現有的7nm客戶將其IP和設計直接轉移到6nm工藝上，開發者不需要做任何的改變，使用之前用在7nm的設計flow和EDA就能直接生產。這個工藝在未來會成為7nm+和7nm的接任者，在臺積電7nm規劃中舉足輕重，這個工藝也將會在2020年Q1試產。

在6nm之后，臺積電還在技術論壇上提到了專門為移動和HPC應用優化的5nm工藝，據透露，通過創新設計，臺積電將這一代工藝的邏輯密度，SRAM尺寸和模擬密度都提升了一個等級，這個工藝也在今年三月份進行了風險試產，公司預估在明年2月將量產5nm工藝，據臺積電方面介紹，這將會是第一個使用High Mobility Channel FinFET的節點，屆時他們也將成為全球第一個進入5nm的Foundry。

在5nm之后，臺積電也規劃了一個性能增強版的5nm+工藝。據介紹，這個工藝較之5nm將有7%的速度提升，15%的功耗降低。它將與5nm共用相同的設計規則。從臺積電方面的介紹我們得知，他們預計這個工藝將會在2020年準備就緒。

談到5nm+之后的工藝規劃時候，臺積電談到了他們FinFET和納米線等先進晶體管結構和High Mobility Channel、Ge和2D材料上的看法。他們同時還提到了創新low—k材料，在他們看來，這些將會是未來半導體工藝演進的關鍵支撐。

先進封裝：從COWOS到WOW的布局

在工藝節點進入了28nm之后，因為受限于硅材料本身的特性，晶圓廠和芯片廠如果還想通過晶體管微縮，將芯片性能按照之前的步伐提升，這是基本不可能的，為此各大廠商現在都開始探索從封裝上入手去提升性能，臺積電是當中的一個先驅。

首先，打入眾多客戶內部的臺積電Bumping服務是臺積電封裝業務的一個基本以來。據介紹，超過90%的7nm客戶都選擇了臺積電的bumping服務。

其次就是Cowos業務。八年前。在臺積電2011 年第三季法說會上，臺積電創始人張忠謀毫無預兆擲出重磅炸彈──臺積電要進軍封裝領域。他們推出的第一個先進封裝產品是CoWoS（Chip on Wafer on Substrate）。意思就是將邏輯芯片和DRAM 放在硅中介層（interposer）上，然后封裝在基板上。

據介紹，自推出以來，臺積電COWOS封裝技術獲得了超過50個客戶的選用，公司在這個封裝技術上也獲得了業界最高的良率。在他們看來，COWOS將會在未來越來越重要，市場需求也會逐漸提升，臺積電也會從各個角度來優化，簡化客戶COWOS設計流程，加快產品的上市速度。

這個封裝技術也能為創新提供各種各樣的支持。

除了bumping 和COWOS之外，InFO（Integrated Fan-Out）也是臺積電封裝武器庫里的另一個殺手锏。所謂InFO，就是整合型扇出技術。這是一項非穿孔技術，是專為如移動及消費性產品等對成本敏感的應用開發出來的封裝技術。

據介紹，這種技術分為三類：一種是InFO_oS（Integrated Fan-Out on substrate），另一種是InFO_mS（Integrated Fan-Out memory on substrate）,還有一種是InFO_POP.

此外，臺積電還推出了另類的InFO工藝SoW（System on Wafer）。

臺積電方面表示,這兩個封裝技術將會在公司的先進封裝布局中扮演重要角色，也能夠為AI、服務器、網絡、AI推理和移動等芯片提供全方位的支持。

根據臺積電的劃分，以上幾種屬于他們的后段3D封裝。為了進一步推動芯片性能的提升，臺積電也推出了前道3D封裝工藝SOIC（system-on-integrated-chips）和全新的多晶圓堆疊（WoW，Wafer-on- Wafer）。

臺積電方面進一步表示，通過后段3D封裝的后果是獲得了一個可以直接使用的芯片，而使用前道封裝獲得了則只是一個異構芯片，還需要我們進行封裝才能獲得可用的芯片。

所謂SoIC是一種創新的多芯片堆棧技術，能對10納米以下的制程進行晶圓級的接合技術。該技術沒有突起的鍵合結構，因此有更佳運作的性能。

具有革命性意義的工藝技術Wafer-on-Wafer (WoW，堆疊晶圓)，就像是3D NAND閃存多層堆疊一樣，將兩層Die以鏡像方式垂直堆疊起來，有望用于生產顯卡GPU，創造出晶體管規模更大的GPU。據介紹，WoW技術通過10μm的硅穿孔方式連接上下兩塊die，這樣一來可以在垂直方向上堆疊更多die，也意味著die之間的延遲通信極大地減少，引入更多的核心。

不止邏輯芯片：探索更大的成長空間

臺積電最為人所知的就是他們在邏輯芯片上的表現，其實除了邏輯芯片外，他們還在多個領域全面開花。

首先看RF方面，臺積電一方面在面向wifi和毫米波等市場，將工藝往16nm FinFET推進，公司將通過工藝改造，讓整個節點擁有更好的表現。而按照他們的預估，spice/SDK會在2020年Q1推出。從下圖我們可以看到，臺積電甚至還將推出7nm的RF工藝，相關的spice和sdk也會在2020年下半年準備就緒。臺積電同時還在RF-SOI上投資，以其獲得更全面的RF產品代工服務。

在模擬方面，臺積電也有廣泛的布局。

CIS代工也是臺積電表現不錯的一個方面；

高敏感度麥克風也是臺積電的一個關注點。

還有為高端OLED準備的工藝。

為PMIC準備的工藝也表現出色。

值得一提的是，臺積電還在eNVM上進行投入，探索MCU等應用上將eFLASH代替。據介紹，他們的40nm RRAM在2018年上半年就風險試產了，而28nm/22 nm的RRAM也會在2019年下半年風險試產；他們同時還擁有比eflash還快三倍寫速度的22nm MRAM，這個工藝也在2018年下半年就風險試產。