盡管以比并行接口快得多的速度運(yùn)行,SERDES總線往往更容易實(shí)現(xiàn),因?yàn)樾枰朔唤M特定的問(wèn)題。只要SERDES接口的高級(jí)架構(gòu)是合理的,SERDES總線的成功實(shí)現(xiàn)就歸結(jié)為“實(shí)現(xiàn)細(xì)節(jié)”。這些細(xì)節(jié)通常必須通過(guò)手動(dòng)檢查布線板進(jìn)行驗(yàn)證,但是自動(dòng)檢測(cè)方法,通過(guò)使用設(shè)計(jì)規(guī)則檢查(DRC)促進(jìn)了這一點(diǎn),可以使審查SERDES總線的任務(wù)變得更加容易。以下是DRC有用的示例:
針對(duì)差分阻抗
SERDES總線采用差分走線布線,需要針對(duì)特定的差分阻抗。目標(biāo)阻抗通常為100歐姆差分,但85和90歐姆差分的值也很常見。必須沿著路徑保持這種差分阻抗,以最小化反射并最大化接收器處眼圖中的開口。阻抗不連續(xù)性可以以過(guò)孔的形式出現(xiàn)(稍后將詳細(xì)介紹),芯片分支區(qū)域中的縮頸,用于保持長(zhǎng)度匹配的調(diào)整循環(huán),或者目標(biāo)跡線寬度和/或間距發(fā)生變化的任何位置。
如果目標(biāo)走線寬度和/或間距發(fā)生變化,可能會(huì)出現(xiàn)芯片突破區(qū)域和調(diào)諧環(huán)路中的頸縮等阻抗不連續(xù)性。
-
PCB打樣
+關(guān)注
關(guān)注
17文章
2977瀏覽量
22580 -
華強(qiáng)PCB
+關(guān)注
關(guān)注
8文章
1831瀏覽量
28617 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43934
發(fā)布評(píng)論請(qǐng)先 登錄
時(shí)源芯微 PCB 布線規(guī)則詳解
什么是SerDes?SerDes有哪些應(yīng)用?

DC-DC 的 PCB布局設(shè)計(jì)小技巧
芯片設(shè)計(jì)中的設(shè)計(jì)規(guī)則檢查
GeneSiC MOSFETs的PCB布局建議

104條關(guān)于PCB布局布線的小技巧

pcb設(shè)計(jì)時(shí)注意事項(xiàng)
和Dr Peter一起學(xué)KiCad 4.8:設(shè)計(jì)規(guī)則檢查(DRC)

12條PCB設(shè)計(jì)規(guī)則

以太網(wǎng)PHY PCB設(shè)計(jì)布局檢查清單

評(píng)論