本文章出自電路城，有改動。

MYD-CZU3EG開發(fā)板搭載的UltraScale+ MPSoC平臺器件 — XCZU3EG，它集成了四核Cortex-A53 處理器，雙核 Cortex-R5 實時處理單元以及Mali-400 MP2 圖形處理單元及 16nm FinFET+ 可編程邏輯相結(jié)合的異構(gòu)處理系統(tǒng)，具有高性能，低功耗，高擴(kuò)展等特性，除了這款異構(gòu)SOC之外，板子還搭載了豐富的接口和完善的開發(fā)資料，下面我們來一探究竟。

開箱

暖色調(diào)的簡潔外包裝上印有一行“Make Your idea Real”。

開箱之后就是擺放在內(nèi)襯中的板卡和配套設(shè)備。除了板卡之外，配套的電源、數(shù)據(jù)線、SD卡和光盤等等，可謂考慮齊全。

板卡資源介紹

筆者迫不及待的拆開板卡的防靜電袋。MYD-CZU3EG 開發(fā)板由MYC-CZU3EG 核心板加MYB-CZU3EG 底板組成。散熱器下面是核心板，這是一個CPU最小系統(tǒng)模塊，集成了主處理器和存儲。底板是一塊外設(shè)接口板，集成了電源和多種接口，方便評估或集成。

下面我們詳細(xì)的了解一下板卡詳細(xì)的組成結(jié)構(gòu)，首先，核心板基于Xilinx XCZU3EG全可編程處理器，4核Cortex-A53(Up to 1.5GHZ)+FPGA(154K LE)，具體型號：XCZU3EG-1SFVC784,（未來可選配XCZU2CG, XCZU3CG,XCZU4EV,XCZU5EV)，性能強(qiáng)大；板載4GB DDR4 SDRAM（64bit,2400MHZ) 及豐富的存儲資源，從容應(yīng)對復(fù)雜運(yùn)算；板載千兆以太網(wǎng)PHY 和USB PHY , 輕松實現(xiàn)高速互聯(lián)，如此奢華的配置，板子尺寸只有62*50mm，令人贊嘆。

另外，板子選材和用料講究，據(jù)稱使用了Intel電源模塊，松下的M6 PCB板材，Micron存儲，村田電容，還是非常良心的。

底板的外設(shè)接口豐富，板載了串口，網(wǎng)口，HDMI，DP，SATA，PCIE，USB3.0 Type-C，LCD，PMOD，Arduino，F(xiàn)MC-LPC，TF 卡接口，SFP，ADC，CAN等多種接口，方便用戶評估或集成。這些接口根據(jù)SOC的結(jié)構(gòu)，有的接在PS端，有的接在PL端。

PS 單元：

• 1 路千兆以太網(wǎng)

• 1 路USB3.0 typeC 接口

• 1 路DisplayPort 接口

• 1 路PCIE2.1 x1 接口

• 1 路SATA3.1 接口

• 1 路CAN 接口

• 1 路RS232 串口

• 1 路TF 卡接口

• 1 路I2C 接口

• 1 個復(fù)位按鍵，2 個用戶按鍵，

• 1 路JTAG

• 內(nèi)置實時時鐘

PL 單元：

• XADC 接口

• 1 路Xilinx 標(biāo)準(zhǔn)LPFMC 接口

• 1 路HDMI 接口，RGB 24bit，不支持音頻

• 1 路LCD DIP/LPC 接口，RGB 24bit，與HDMI 復(fù)用顯示信號

• 電阻式電容式觸摸屏接口，集成在LCD 觸摸屏接口

• 2 路PMoD

• 5 個電源指示燈

• 4 路SFP 模塊接口

• 1 路Arduino 接口

除了板卡之外，套件內(nèi)的光盤提供了包括用戶手冊，使用示例、PDF底板原理圖，外擴(kuò)接口驅(qū)動，BSP 源碼包，開發(fā)工具等，為開發(fā)者提供了完善的軟件開發(fā)環(huán)境。

不過現(xiàn)在的筆記本電腦已經(jīng)很少帶光驅(qū)了，拷出這些資料也著實廢了筆者一番功夫，建議廠商換成U盤來裝資料，會更方便一些。

Zynq UltraScale+ MPSoC介紹

1.真正的全可編程異構(gòu)多處理SOC

在使用板子之前，我們先來了解一下這款板卡的核心芯片——XCZU3EG，這是Xilinx繼ZYNQ-7000系列之后推出的真正的全可編程異構(gòu)平臺，Zynq? UltraScale+ MPSoC 器件不僅提供 64 位處理器可擴(kuò)展性，同時還將實時控制與軟硬件引擎相結(jié)合，支持圖形、視頻、波形與數(shù)據(jù)包處理。置于包含通用實時處理器和可編程邏輯的平臺上，三個不同變體包括雙應(yīng)用處理器 (CG) 器件、四核應(yīng)用處理器和 GPU (EG) 器件、以及視頻編解碼器 (EV) 器件， 為 5G 無線、下一代 ADAS 和工業(yè)物聯(lián)網(wǎng)創(chuàng)造了無限可能性。

MYD-CZU3EG開發(fā)套件目前搭載的是EG，后期還可以選配CG或EV器件。EG 器件采用運(yùn)行速率高達(dá) 1.5GHz 的四核 ARM? Cortex-A53 平臺與雙核 Cortex-R5 實時處理器、Mali-400 MP2 圖形處理單元及 16nm FinFET+ 可編程邏輯相結(jié)合。

該開發(fā)板有著無與倫比的集成度、高性能和低功耗特點，與 Zynq-7000 SoC 相比，系統(tǒng)級性能功耗比提升5 倍，為交付最低系統(tǒng)功耗而精心設(shè)計，官方給出的典型應(yīng)用包括基帶 L1 加速、公共安全與移動無線電和8x8 100 MHz TD-LTE 遠(yuǎn)端射頻單元等場景。

多媒體的理想系統(tǒng)

說到應(yīng)用，不得不提Zynq UltraScale+ MPSoC最最擅長的領(lǐng)域——面向視頻編解碼器和圖形引擎的前沿多媒體解決方案。賽靈思SoC為多媒體解決方案提供了多種支持，包括：

• 集成型視頻編解碼器單元 (VCU)

• 集成型圖形處理單元 (GPU)

• 含集成式 DisplayPort 接口模塊

• 集成型可編程邏輯 (PL)

EV 器件帶有集成型 GPU 和H.264 / H.265視頻編解碼器，專為超高清 (UHD) 視頻而設(shè)計帶有集成型 H.264 / H.265 視頻編解碼器，能夠同時編解碼達(dá) 4Kx2K (60fps) 的視頻，可實現(xiàn)單芯片4K視頻處理，當(dāng)然MYD-CZU3EG開發(fā)板使用的是EG器件，沒有視頻編解碼器，但是有Mali-400 MP2 GPU。

Mali-400 MP2 GPU與 APU 直接綁定，還可在幀緩存中加速視頻圖形渲染，從而實現(xiàn)顯示器輸出。GPU 可通過獨立的并行引擎進(jìn)行像素渲染，速度遠(yuǎn)高于依靠 CPU 來處理圖形，而且與需要設(shè)計人員添加片外 GPU 引擎的解決方案相比，成本與功耗均更低。GPU 通過全面可編程的架構(gòu)加速 2D 和 3D 圖形，該架構(gòu)既支持基于著色器的圖形 API ，也支持固定功能圖形 API 。GPU 具有抗鋸齒功能，能實現(xiàn)最佳圖像質(zhì)量，且?guī)缀醪粫斐深~外的性能損耗。Xilinx配套提供經(jīng)實踐檢驗的全套 Linux 驅(qū)動程序，能自動將圖形命令從 APU 轉(zhuǎn)到 CPU 處理。

另外，Zynq UltraScale+ MPSoC 提供高速互聯(lián)外設(shè)，后者包含集成式 DisplayPort 接口模塊。DisplayPort接口位于 PS 端，可多路復(fù)用至四個專用高速串行收發(fā)器中的兩個，工作速率高達(dá) 6 Gb/s。該架構(gòu)擺脫了對于額外顯示芯片的需求，進(jìn)一步降低了系統(tǒng) BOM 成本。

DisplayPort 接口基于 VESA DisplayPort Standard Version 1 和 Revision 2a 開發(fā)，其提供的多個接口能處理來自 PS 或 PL 的實時音視頻流，也能存儲來自存儲器幀緩存的音視頻。它同時支持兩個音視頻流水線，支持 alpha 混合、chroma 復(fù)采樣、色彩空間轉(zhuǎn)換和音頻混合等功能的動態(tài)渲染。DisplayPort 既可使用一個 PS PLL，也能使用 PL 的時鐘生成像素時鐘。

除視頻編解碼器和圖形處理之外，多媒體應(yīng)用還需要其他重要組件，如視頻數(shù)據(jù)的輸入輸出管理 , 以及處理高速視頻數(shù)據(jù)的功能。在 PL 內(nèi)可設(shè)計定制化邏輯，用于捕獲來自直播源的視頻。例如，SDI RX、HDMI RX、MIPI CSI IP 等協(xié)議均可用于捕獲不同來源的原始視頻。視覺算法可用于采集來自原始數(shù)據(jù)的重要信息，如路標(biāo)識別和針對駕駛員輔助技術(shù)的動作檢測、視頻監(jiān)控面部識別、高級拍攝應(yīng)用的物體與動作識別等。除收集數(shù)據(jù)外，算法還可用于音視頻廣播和視頻會議等用例中處理與操控原始數(shù)據(jù)。考慮到今后幾年視頻分辨率不可避免的攀升態(tài)勢，有關(guān)算法需要具備極高的工作速度。PL 為此類算法提供了所需的硬件加速功能，便于大幅提高性能，滿足下一代技術(shù)需求。

Zynq UltraScale+ MPSoC 的靈活性能加速計算密集型應(yīng)用程序，在 GPU、CPU 和 PL 之間共享工作負(fù)載，在 PL 中可卸載復(fù)雜的算數(shù)計算以實現(xiàn)硬件加速，并且在 APU 上可預(yù)先計算 OpenGL 著色語言 (GLSL) 一致變量。GPU 著色器核心上的計算僅適用于頂點和片斷之間不同的值。整批頂點中所有保持常量的值在 CPU 上處理最為有效。

無與倫比的系統(tǒng)性能功耗比

Zynq UltraScale+ MPSoC 在設(shè)計之初就考慮了高效電源管理問題，該器件被分為四個電源域：

• 處理系統(tǒng) (PS) 中的電池電源域包含實時時鐘和電池供電的 RAM。

• PS 中的低電源域包含 RPU、通用外設(shè)、片上存儲器 (OCM)、平臺管理單元，以及配置安全單元。

• PS 中的全電源域包含 APU、高速外設(shè)、系統(tǒng)存儲器管理器和 DDR 控制器

• 可編程邏輯 (PL) 位于自身的電源域中

Zynq UltraScale+ MPSoC 含有可控制電源域的創(chuàng)新型平臺管理單元 (PMU)，。PMU 負(fù)責(zé)器件的安全管理，并監(jiān)管電源域內(nèi)的電源。不用的電源域可在啟動時關(guān)閉，然后智能地通過中斷或事件喚醒，實現(xiàn)精細(xì)的電源管理。

我們已經(jīng)知道Zynq UltraScale+ MPSoC 內(nèi)部分了多個處理核心，四核ARM Cortex-A53是應(yīng)用處理單元，具有高效的基線性能，適合Linux應(yīng)用處理；雙核 ARM Cortex-R5是實時處理單元理想適用于低時延確定性應(yīng)用，諸如安全模塊和 APU 任務(wù)分擔(dān)等，另外圖形引擎，高速外設(shè)等針對特定應(yīng)用做了優(yōu)化，各個模塊各司其職，系統(tǒng)性能明顯提升。該器件采用了臺積電 (TSMC) 的 16nm FinFET 工藝節(jié)點，。該工藝節(jié)點采用更高效的晶體管實現(xiàn)方案，具備最佳的開關(guān)速度以及比平面工藝更低的漏電流，因此能實現(xiàn)更高性能和更低功耗。從 28nm 的 Zynq-7000 到 16nm 的 Zynq UltraScale+ MPSoC，性能提升了 60%，功耗降低 20%，使原始處理器性能提升 2.7 倍。

示例

板子QSPI閃存預(yù)先燒錄了Linux鏡像，默認(rèn)也是從QSPI閃存啟動的，使用數(shù)據(jù)線連接板子串口和PC，連接電源，板子上電，打開putty，可以看到系統(tǒng)啟動信息。通過命令行可以登錄，默認(rèn)密碼是root。

光盤中也提供了系統(tǒng)的鏡像文件，用戶如果不熟悉Linux系統(tǒng)編譯，可以直接使用。

另外，MYD-CZU3EG 光盤中提供了常用外設(shè)的演示程序，例如：

• 使用Linux API 操作開發(fā)板上的LED

• 使用Linux API 操作開發(fā)板上的按鍵

• 使用Linux API 操作開發(fā)板上的CAN

• 使用Linux API 進(jìn)行網(wǎng)絡(luò)通訊

程序以及源碼都位于“/Examples/”，用戶可以根據(jù)目錄內(nèi)的Makefile 進(jìn)行編譯。

這里我們使用Xilinx Vivado新建一個HelloWorld工程，生成啟動鏡像，從TF卡啟動。整個過程分為：

• 生成開發(fā)板的硬件平臺

• 將硬件平臺導(dǎo)出到SDK

• 創(chuàng)建一個“HelloWorld”工程

• 產(chǎn)生Boot Loader（fsbl）

• 生成SD 卡啟動映像，從microSD啟動

MPSoC平臺開發(fā)板（MYD-CZU3EG）核心板性能配置強(qiáng)大且設(shè)計緊湊可靠，外設(shè)底板接口資源豐富，廠家為開發(fā)者提供的軟件開發(fā)環(huán)境也比較完善，非常適合人工智能，工業(yè)控制，嵌入式視覺，ADAS，算法加速，云計算，有線/無線通信等應(yīng)用領(lǐng)域做原型開發(fā)。