近日，西門子旗下業務Mentor宣布推出一種創新的可測試性設計 (DFT) 自動化方法 — Tessent Connect，可提供意圖驅動的分層測試實現。與傳統的 DFT 方法相比，該方法可幫助 IC 設計團隊以更少的資源實現更快的制造測試質量目標。

如今，通過集成專用的片上架構（例如嵌入式壓縮、內置自測試和 IEEE 1687 IJTAG 網絡），先進的 IC 設計可以在制造測試和系統內測試方面達到極高的缺陷覆蓋率。隨著 IC 設計規模不斷增長且越來越多片上 IP 被集成，工程師對層次化 DFT 方法的采用也在持續增加。這種方法將傳統 DFT 流程分解成更小、更便于管理的要素。但是，改造現有流程和自動化來使用層次化組件和技術通常會帶來一系列新問題，例如耗時、昂貴且效率低下等等。

Mentor 的 Tessent Connect 自動化方法完全為支持層次化 DFT而設計，有助于消除這些設計效率低下的情況。借助 Tessent Connect，IC 設計人員能夠以更高級抽象的方式與 Tessent 軟件設計工具進行交互，這種方式描述的是預期結果而不是分步指令。這種基于抽象的方法的優點包括：實現跨不同 DFT 團隊的無縫協作；即插即用的 IC 元件復用；大幅縮短周轉時間；實現很多耗時的設置、連接和模式生成任務的自動化。

據悉，eSilicon 是 一家 FinFET 專用集成電路 (ASIC)、市場專用 IP 平臺和先進 2.5D 封裝解決方案的領先提供商，也是Tessent Connect 的早期采用者之一。近期，eSilicon 利用 Tessent Connect 的高級自動化功能在使能針對高度復雜的下一代 ASIC 的系統級 DFT 測試和調試功能的同時，改善了 IC DFT 的實現成本并加快了產品的上市時間。

eSilicon 的 DFT 設計服務總監 Joseph Reynick給與了高度評價，他表示：“eSilicon 使用 Tessent Connect 來幫助完成我們緊迫的生產計劃并制造出業界領先的 IC，例如基于 eSilicon 的 neuASIC 7nm 平臺的機器學習 IC，設計復雜度不斷增加，我們的系統/OEM 客戶的需求也隨之增長，他們不僅要求高質量的 IC 制造測試，還需要有效的系統內測試和功能調試能力。如今的 2.5D/3D 設備很復雜，直到我們的芯片在客戶系統中完整運行（包括 DFT 和 IP 測試），我們才能批量供貨。如果沒有 Tessent DFT 產品組合以及 Tessent Connect 自動化帶來的效率提升，我們很難應對這些挑戰。”

此外，Mentor 近日還發布了 Tessent Connect Quickstart 程序，可提供針對性的專業見解和服務，幫助 IC 設計團隊在使用 Tessent Connect 時全面優化和自動化其 DFT 流程。

西門子旗下業務Mentor 的Tessent產品系列副總裁兼總經理Brady Benware 表示：“隨著設計規模的增長和質量要求的日趨嚴格，我們的客戶也一直在尋求降低測試實現成本，Tessent Connect 和相應的 Quickstart 程序將幫助我們的客戶實現 DFT 簽核的加速和自動化。”