在日前于美國舉辦的Hotchips上，臺(tái)積電負(fù)責(zé)新技術(shù)研究的Phillip Wong博士做了一個(gè)題為《What will the next node offer us》的演講，他就摩爾定律未來的看法、臺(tái)積電研究和產(chǎn)品組合的最新發(fā)展等方面，闡述了他的觀點(diǎn)。

Phillip Wong指出，在2017年之前，摩爾定律都是關(guān)于密度的描述，這也是戈登摩爾那篇論文本身所表達(dá)的。而在Phillip Wong看來，密度很重要，因?yàn)樗歉咝阅苓壿嫷闹饕?qū)動(dòng)力。

而從下圖看來，即使到了2020年，密度在對(duì)數(shù)線性圖上仍然在相同的對(duì)數(shù)軌跡上。換而言之，從密度上看，即使到2020年，摩爾定律還是有效的。

但Phillip Wong也強(qiáng)調(diào)，用于表示功能的數(shù)字。現(xiàn)在它們只是數(shù)字，就像汽車型號(hào)一樣，他呼吁我們不要將節(jié)點(diǎn)的名稱與實(shí)際提供的技術(shù)混淆。

他也表示，由于原子數(shù)的增加，2D尺寸縮放逐漸受到限制。但我們可以很多的方法去持續(xù)延續(xù)摩爾定律的創(chuàng)新歷程。

Phillip Wong則談了臺(tái)積電本身在這方面的做法，當(dāng)中包括了：

Phillip Wong強(qiáng)調(diào)，大部分技術(shù)推動(dòng)了我自上而下的系統(tǒng)創(chuàng)新，而不是自下而上。

而進(jìn)入了AI 和 5G時(shí)代，我們會(huì)看到越來越多的數(shù)據(jù)移動(dòng)，這就必然會(huì)帶來存儲(chǔ)墻的問題。

他認(rèn)為當(dāng)下的內(nèi)存訪問對(duì)能源效率造成了影響。例如深度神經(jīng)網(wǎng)絡(luò)需要大容量內(nèi)存。

而在未來，內(nèi)存的問題將會(huì)更加嚴(yán)峻。例如，片上需要更多的SRAM。但我們?nèi)绾卧谛酒戏鸥嗟腟RAM？

如何放置更多的內(nèi)存？

我們需要什么樣的內(nèi)存？

從系統(tǒng)上看，現(xiàn)在有2D 和2.5D的架構(gòu)。

更進(jìn)一步的是3D。

他們提供的連接性已經(jīng)超過2.5D和2D，但是我們應(yīng)該清楚認(rèn)識(shí)到， 微米量級(jí)的連接性甚至還不夠。

我們需要超越3D結(jié)合邏輯和內(nèi)存，并整合它們。我們需要多層記憶和邏輯。我們需要密集的TSV，這就是上圖說到的N3XT系統(tǒng)。而在內(nèi)存方面，我們也有更多的選擇。

上圖的一些內(nèi)存已經(jīng)取得了進(jìn)展。而我們必須清楚認(rèn)識(shí)到，新的內(nèi)存必須是高帶寬，高容量和片上的。

除了系統(tǒng)方面，晶體管的演進(jìn)也顯得非常重要，

總的來說，你不僅需要更好的晶體管，還需要更好的內(nèi)存集成

而先進(jìn)技術(shù)是關(guān)鍵的差異化因素。