基于三星5nm工藝的高通驍龍X60基帶已發布，臺積電下半年也將基于5nm(N5)為蘋果代工A14、華為代工麒麟1020等芯片。

顯然，這對于仍在打磨14nm并在10nm供貨能力掙扎的Intel來說，似乎并不利。

不過，Intel早在2017年就撰文抨擊行業內關于流程節點命名的混亂，時任工藝架構和集成總監的Mark Bohr呼吁晶圓廠們建立套統一的規則來命名先進制程，比如晶體管密度。而且以這個標準來看的話，Intel的10nm甚至比競品的7nm還要優秀。

此后，坊間的挺I派喊出三星、臺積電是“假7nm”的口號。

對此，臺積電營銷負責人Godfrey Cheng做客AMD webinar活動時回應，從0.35微米（350nm）開始，所謂的工藝數字就不再真正代表物理尺度了。他解釋，7nm/N7是一種行業標準化術語而已，之后還有N5等等。

他同樣認為“需要尋求一種全新的、對工藝節點不同的描述化語言。”

按照Intel的建議，以邏輯晶體管密度（MTr/mm2，每平方毫米的百萬晶體管數）來作為定義工藝節點的指標，將掃描觸發器和NAND2密度考慮進去，同時報告SRAM單元規模。