RISC-V社區(qū)正在轉(zhuǎn)向一個(gè)全新的安全創(chuàng)新平臺，以期憑借出色的簡便性最大程度地減少攻擊面，同時(shí)讓設(shè)計(jì)者能夠自行評估開源架構(gòu)的安全性。RISC-V平臺及其安全協(xié)議棧可助力開發(fā)人員打造全新的解決方案，從而在如今互連設(shè)備激增猶如“蠻荒西部”一般的環(huán)境中抵御像Meltdown（熔毀）和Spectre（幽靈）這類難以規(guī)避的漏洞。

在第45屆計(jì)算機(jī)架構(gòu)國際研討會上，計(jì)算機(jī)先驅(qū)David Patterson和John Hennessy在他們的圖靈講座中介紹了“計(jì)算機(jī)架構(gòu)的新黃金時(shí)代”。他們描述的黃金時(shí)代包含以下四個(gè)要素：

域特定的軟硬件協(xié)同設(shè)計(jì)

開放指令集

敏捷的芯片設(shè)計(jì)

增強(qiáng)型安全性

RISC-V（讀作“risk-5”）采用極具吸引力的開源指令集架構(gòu)，可推動域特定的架構(gòu)實(shí)現(xiàn)快速發(fā)展并提高該領(lǐng)域的投入，同時(shí)，它也成為了處理器安全性的重心。

這里介紹一些背景信息，自2014年12月起，Microchip的現(xiàn)場可編程門陣列（FPGA）業(yè)務(wù)部門一直致力于推廣RISC-V。Microchip對RISC-V及其潛在能力的關(guān)注涉及多個(gè)層面，包括自由創(chuàng)新、掌控旗下處理器產(chǎn)品的未來發(fā)展以及降低成本。這些層面屬于內(nèi)在因素，能夠幫助我們凸顯差異化，從而在市場競爭中脫穎而出。對Microchip而言，RISC-V還意味著一個(gè)全面把握處理器安全性的代際機(jī)遇。全面把握處理器安全性是一個(gè)協(xié)作性的外在層面，能夠讓全球頂級安全專家有機(jī)會開展合作，攜手攻克大家共同面臨的計(jì)算機(jī)安全問題。

Microchip在全面把握FPGA安全性的過程中能夠獲得豐富的經(jīng)驗(yàn)，這有助于Microchip深入了解計(jì)算中存在的硬件安全威脅，同時(shí)應(yīng)對業(yè)界在尋求這些威脅的解決方案過程中所面臨的挑戰(zhàn)。Microchip早在2008年就開始深入研究FPGA安全性，然后在2012年推出首款采用集成處理器子系統(tǒng)的FPGA并開始實(shí)現(xiàn)盈利。當(dāng)時(shí)，為了讓客戶能夠構(gòu)建安全應(yīng)用，Microchip需要創(chuàng)建一種從基礎(chǔ)安全硬件開始的分層方法。這樣，Microchip便可構(gòu)建一個(gè)可實(shí)現(xiàn)設(shè)計(jì)安全或IP保護(hù)的層，隨后客戶可以依托該層建立應(yīng)用層。在這一過程中，Microchip發(fā)現(xiàn)了邊信道攻擊的問題，例如可以輕松提取密鑰的差分功耗分析（DPA）。Microchip因此成為了惟一部署由CRI（已被Rambus收購）提供的DPA對策的FPGA供應(yīng)商。

之后，Microchip將在FPGA安全性方面的經(jīng)驗(yàn)應(yīng)用到了處理器安全狀態(tài)上。結(jié)果發(fā)現(xiàn)，在幾十年前處理器安全性尚未引起市場關(guān)注之時(shí)，處理器的基礎(chǔ)硬件層就已經(jīng)建立。當(dāng)時(shí)的指令集架構(gòu)（ISA）通過對脆弱的系統(tǒng)進(jìn)行不完善的修補(bǔ)來應(yīng)對安全計(jì)算不斷增長的需求。Microchip當(dāng)然也敏銳地意識到邊信道的問題，尤其是微架構(gòu)邊信道問題，因?yàn)橥ㄟ^這些邊信道，可以利用編程人員已屏蔽的處理器實(shí)現(xiàn)功能來泄漏信息。隨著Spectre和Meltdown漏洞的公布，整個(gè)計(jì)算行業(yè)開始意識到微架構(gòu)邊信道問題帶來的威脅，因此亟需重建計(jì)算機(jī)架構(gòu)的硬件基礎(chǔ)。

正如所指出的那樣，Microchip立即發(fā)現(xiàn)了RISC-V作為重建計(jì)算硬件基礎(chǔ)平臺的潛力，而發(fā)現(xiàn)者并非只有Microchip。在最早的一場RISC-V專題研討會上，LowRISC和Shakti處理器項(xiàng)目組發(fā)表了以安全性為主要內(nèi)容的演講，自此之后，安全性一直是RISC-V的重要主題。這兩個(gè)示例重點(diǎn)說明了RISC-V支持的協(xié)作范圍。Shakti處理器項(xiàng)目由印度政府提供資助，對一些國家/地區(qū)而言，這是使用RISC-V贏得某種技術(shù)獨(dú)立的一次良機(jī)，而LowRISC則由快速發(fā)展的開源硬件運(yùn)動提供支持。RISC-V行業(yè)的活動在不斷增加，安全相關(guān)的內(nèi)容也隨之快速增長，在2018年12月的首屆RISC-V峰會中，55場會議中有13場涉及到安全性。

2018年RISC-V峰會13場安全會議的其中一個(gè)會議室 除了成為整個(gè)安全性會議的焦點(diǎn)之外，還有很多跡象表明，RISC-V ISA正在成為處理器安全性的重心。

DARPA正不斷投資于RISC-V和安全性，并選擇RISC-V作為其硬件集成系統(tǒng)安全（SSITH）計(jì)劃的評估平臺。

在RISC-V基金會，有超過30個(gè)成員擁有安全RISC-V產(chǎn)品，或者在為安全工作組做貢獻(xiàn)。

基金會有兩個(gè)技術(shù)工作組（加密和可信執(zhí)行環(huán)境）正致力于創(chuàng)建RISC-V ISA擴(kuò)展。

RISC-V基金會設(shè)立了安全性常務(wù)委員會，負(fù)責(zé)確認(rèn)和協(xié)調(diào)多個(gè)方面的安全相關(guān)活動，包括將RISC-V作為理想的安全工具進(jìn)行推廣，以及就物聯(lián)網(wǎng)（IoT）和嵌入式設(shè)備的最佳安全實(shí)踐達(dá)成共識。

有30多個(gè)RISC-V基金會的成員擁有安全產(chǎn)品，或者參與了由基金會推動的安全活動。（由RISC-V基金會提供） 基金會安全常務(wù)委員會最顯著的貢獻(xiàn)是演講人計(jì)劃。基金會內(nèi)部和外部的演講人每月一次受邀就安全相關(guān)的各種主題發(fā)表演講。來自Data61的一位演講人Gernot Heiser提供了一個(gè)框架，此框架有可能指出RISC-V計(jì)算機(jī)安全性范例的呈現(xiàn)方式。Gernot和他在Data61的同事在早些時(shí)候?qū)ξ⒓軜?gòu)邊信道進(jìn)行了深入研究，并于2016年撰寫了一篇論文（A Survey of Microarchitectural Timing Attacks and Countermeasures on Contemporary Hardware）來描述基于攻擊的分類法。 他們提出了一種稱為“擴(kuò)充”指令集架構(gòu)（aISA）的抽象概念，可將軟硬件之間的協(xié)議擴(kuò)展到傳統(tǒng)ISA以外，作為對比，傳統(tǒng)ISA有意將時(shí)間和微架構(gòu)的所有概念抽象化。相比之下，aISA加入了一些機(jī)制，允許應(yīng)用程序二進(jìn)制接口（ABI）對處理器系統(tǒng)的微架構(gòu)狀態(tài)施加更多控制。例如，這可能包含高速緩存刷新或分支預(yù)測邏輯運(yùn)算，以提供針對高速緩存時(shí)序信道這類威脅的安全保障。 在定義并實(shí)現(xiàn)aISA后，就有機(jī)會創(chuàng)建RISC-V安全協(xié)議棧，這種協(xié)議棧起源于正式指定的協(xié)議棧要素的已正式驗(yàn)證實(shí)現(xiàn)中。該協(xié)議棧從硬件和基礎(chǔ)ISA開始，一直擴(kuò)展到實(shí)現(xiàn)aISA的層。而其中最重要的是安全微內(nèi)核，它現(xiàn)在可以通過aISA訪問微架構(gòu)狀態(tài)，并且能夠?qū)嵤┑钟⒓軜?gòu)邊信道攻擊的對策。

安全未來——正式指定且經(jīng)過正式驗(yàn)證的RISC-V安全協(xié)議棧

RISC-V革命已經(jīng)開始，社區(qū)最初意識到的諸多未來可能已經(jīng)變?yōu)楝F(xiàn)實(shí)，包括重建計(jì)算機(jī)安全的基礎(chǔ)。Microchip與RISC-V基金會的成員合作，致力于推動這項(xiàng)技術(shù)的發(fā)展，我們對此深感自豪，而在RISC-V產(chǎn)品領(lǐng)域的領(lǐng)導(dǎo)地位和未來前景同樣令我們驕傲。我們期待與社區(qū)深化合作創(chuàng)新，充分利用當(dāng)前面臨的代際機(jī)遇。