如何了解SRIO IP核三層協(xié)議的作用？
SRIO是面向嵌入式系統(tǒng)開發(fā)提出的高可靠、高性能、基于包交換的新一代高速互聯(lián)技術(shù)，已于2004年被國際標(biāo)準(zhǔn)化組織（ISO）和國際電工協(xié)會（IEC）批準(zhǔn)為ISO/IECDIS 18372標(biāo)準(zhǔn)。SRIO則是面向串行背板、DSP和相關(guān)串行數(shù)據(jù)平面連接應(yīng)用的串行RapidIO接口。
SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上，三層協(xié)議：邏輯層，傳輸層以及物理層。
數(shù)據(jù)手冊會說這三層協(xié)議是干什么的呢？也就是分工（【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹（一）（User Interfaces 之 I/O Port））：
邏輯層定義整體協(xié)議和數(shù)據(jù)包格式。這是端點(diǎn)啟動和完成事務(wù)（transaction）所必需的信息。
傳輸層提供數(shù)據(jù)包從端點(diǎn)移動到端點(diǎn)所需的路由信息。
物理層描述了設(shè)備級接口細(xì)節(jié)，例如數(shù)據(jù)包傳輸機(jī)制，流控制，電氣特性和低級錯(cuò)誤管理。
這種劃分提供了將新事務(wù)類型添加到邏輯規(guī)范的靈活性，而無需修改傳輸或物理層規(guī)范。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
sRIO
+關(guān)注
關(guān)注
1文章
31瀏覽量
21188 -
高速串口
+關(guān)注
關(guān)注
0文章
3瀏覽量
5753
發(fā)布評論請先 登錄
相關(guān)推薦
ALINX發(fā)布100G以太網(wǎng)UDP/IP協(xié)議棧IP核
ALINX近日宣布，基于AMD 100G以太網(wǎng)MAC IP，成功開發(fā)出全新的100G以太網(wǎng)UDP/IP協(xié)議棧IP核。該
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋
介紹 本處將從SRIO的數(shù)據(jù)流，數(shù)據(jù)協(xié)議，常用FPGA支持模式，以及IP例程中的時(shí)鐘大小計(jì)算等部分介紹SRIO的情況。 3.1 SRIO的數(shù)
芯驛電子 ALINX 推出全新 IP 核產(chǎn)品線，覆蓋 TCP/UDP/NVMe AXI IP 核
10GBe/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP
芯驛電子ALINX推出全新IP核產(chǎn)品線
/40GBe UDP 協(xié)議棧 IP 核、10GbE TCP/IP 協(xié)議棧 IP
一文了解TCP/IP協(xié)議
TCP/IP協(xié)議是現(xiàn)代計(jì)算機(jī)網(wǎng)絡(luò)通信的基礎(chǔ)，是互聯(lián)網(wǎng)及局域網(wǎng)廣泛使用的一套協(xié)議。TCP/IP協(xié)議集包括許多
二層交換機(jī)和三層交換機(jī)有什么區(qū)別
交換機(jī)分為二層交換機(jī)和三層交換機(jī)，它們在功能、應(yīng)用場景和技術(shù)實(shí)現(xiàn)上有明顯區(qū)別。
TCP IP協(xié)議屬性設(shè)置中的IP配置
的分配、子網(wǎng)掩碼的設(shè)置、網(wǎng)關(guān)和DNS的配置等方面，旨在為網(wǎng)絡(luò)工程師和IT專業(yè)人士提供科學(xué)、學(xué)術(shù)且專業(yè)的指導(dǎo)。 1. TCP/IP協(xié)議概述 TCP/IP（傳輸控制協(xié)議/互聯(lián)網(wǎng)
神經(jīng)網(wǎng)絡(luò)三層結(jié)構(gòu)的作用是什么
的三層結(jié)構(gòu)是最基本的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，包括輸入層、隱藏層和輸出層。下面介紹神經(jīng)網(wǎng)絡(luò)三層結(jié)構(gòu)的作用。
三層神經(jīng)網(wǎng)絡(luò)模型的核心是什么
三層神經(jīng)網(wǎng)絡(luò)模型是一種常見的深度學(xué)習(xí)模型，其核心是利用多個(gè)隱藏層對輸入數(shù)據(jù)進(jìn)行非線性變換，從而實(shí)現(xiàn)對復(fù)雜問題的建模和求解。 神經(jīng)網(wǎng)絡(luò)是一種受人腦結(jié)構(gòu)啟發(fā)的計(jì)算模型，由大量的神經(jīng)元（或稱為節(jié)點(diǎn)、單元
三層神經(jīng)網(wǎng)絡(luò)模型的基本結(jié)構(gòu)是什么
三層神經(jīng)網(wǎng)絡(luò)模型是一種常見的深度學(xué)習(xí)模型，它由輸入層、隱藏層和輸出層組成。下面將介紹三層神經(jīng)網(wǎng)絡(luò)模型的基本結(jié)構(gòu)。 輸入
三層神經(jīng)網(wǎng)絡(luò)模型的優(yōu)缺點(diǎn)
三層神經(jīng)網(wǎng)絡(luò)模型是一種常見的深度學(xué)習(xí)模型，它由輸入層、兩個(gè)隱藏層和輸出層組成。本文將介紹三層神經(jīng)網(wǎng)絡(luò)模型的優(yōu)缺點(diǎn)，以及其在實(shí)際應(yīng)用中的表現(xiàn)。
如何構(gòu)建三層bp神經(jīng)網(wǎng)絡(luò)模型
引言 BP神經(jīng)網(wǎng)絡(luò)（Backpropagation Neural Network）是一種前饋神經(jīng)網(wǎng)絡(luò)，通過反向傳播算法進(jìn)行訓(xùn)練。三層BP神經(jīng)網(wǎng)絡(luò)由輸入層、隱藏層和輸出層組成，具有較好的
FPGA的IP軟核使用技巧
：
注意保護(hù)所使用的IP軟核的知識產(chǎn)權(quán)。遵守相關(guān)的知識產(chǎn)權(quán)法律和協(xié)議，避免侵犯他人的知識產(chǎn)權(quán)。
持續(xù)學(xué)習(xí)和更新 ：
FPGA技術(shù)和IP軟核
發(fā)表于 05-27 16:13
關(guān)于FPGA IP核
對于深入學(xué)習(xí)使用FPGA的小伙伴們，特別是一些復(fù)雜的、大規(guī)模的設(shè)計(jì)應(yīng)用，適宜的IP核對開發(fā)能起到事半功倍的作用。IP核的概念與我們sdk里庫的概念相似。
發(fā)表于 04-29 21:01
工商網(wǎng)監(jiān)
評論