Overlay 簡介
RISC-V-On-PYNQ Overlay實(shí)現(xiàn)了在PYNQ-Z2板上的RISC-V處理器及工具鏈集成,并提供了完整的RISC-V源碼與設(shè)計(jì)流程,得益于PYNQ軟件框架,其支持在Jupyter Notebook對RISC-V進(jìn)行編譯、調(diào)試與驗(yàn)證,即可以在Jupyter Notebook上編寫一段C/C++/RISC-V匯編程序,將編譯后的二進(jìn)制文件放到picoRV32上運(yùn)行。
以下兩張圖是本Overlay的系統(tǒng)框圖,其中picoRV32是一個(gè)開源的RISC-V核,它具有占用資源少的特點(diǎn),并且它自帶AXI接口,可以方便地使用Xilinx提供的各種基于AXI總線的IP。本項(xiàng)目有兩個(gè)工程,它們的區(qū)別主要是picoRV32接的RAM:上圖只使用BRAM,而下圖同時(shí)使用到了BRAM和外部DRAM。
快速開始
- 環(huán)境需求PYNQ V2.4。
- 在PS端,我們需要編譯安裝RISC-V工具鏈和對應(yīng)的庫。
Github內(nèi)的項(xiàng)目文件Clone到本地。
git clone
https://github.com/Siudya/RISC-V-On-PYNQ.git /home/xilinx/ RISC-V-On-PYNQ
在RISC-V-On-PYNQ/notebooks/tutorial中有5個(gè)Notebook,包含了Overlay完整的部署流程。
鑒于從零開始部署的時(shí)間會較長,所以我們也提供了完整的鏡像文件,直接燒錄到SD卡就可以運(yùn)行(注:提供的ext4分區(qū)剩余容量較小,請用戶根據(jù)需要自行調(diào)整)。
在OpenHW的遠(yuǎn)程PYNQ實(shí)驗(yàn)平臺上也已經(jīng)為大家安裝好了環(huán)境,可以直接使用。
示例Notebook
裝好Overlay后,打開RISC-V-Examples/PicoRV32 Processor Mixed-Memory Processor Demo.ipynb,這是使用DRAM和BRAM混合儲存器的示例工程。實(shí)際上代碼與使用只BRAM的工程類似,只不過使用了不同的bit文件。
開始時(shí)下載bit文件,在這個(gè)過程中所有驅(qū)動都會注冊完成。
可以用help函數(shù)查看Overlay和processor的有關(guān)信息,可以看到,這里的Overlay和processor使用了本項(xiàng)目設(shè)計(jì)的驅(qū)動,這說明驅(qū)動注冊成功了。
在Notebook中包含了一段C程序,作用是返回一個(gè)數(shù)組的第二個(gè)元素。可以看到我們使用了python magics來聲明并編譯一段C程序,這和PYNQ本身對Microblaze核的編程方法類似。然后調(diào)用processor的run方法將程序裝載進(jìn)RAM中來運(yùn)行picoRV32。
我們也可以調(diào)用BRAM controller的mmio來看看內(nèi)存的情況。在這之后也有使用C++和匯編程序的例子,這里不作贅述,讀者通過執(zhí)行Jupyter Notebook中的代碼來體驗(yàn)。
Overlay詳解
- PS與PL功能劃分
PS部分主要是用Python通過PYNQ框架控制PL中各IP的運(yùn)行。
PL部分則例化一個(gè)pcioRV32核和和BRAM。
- Vivado工程block design介紹
具體硬件設(shè)計(jì)是這樣的:
上圖是項(xiàng)目的總體布局,下圖是processor展開后的內(nèi)容。
其中BRAM是一個(gè)雙口RAM,它兩端連接的是PS和picoRV32。另外,可以看到PS的GPIO連接的是processor的復(fù)位端,當(dāng)二進(jìn)制程序裝入BRAM后,復(fù)位picoRV32,使它運(yùn)行程序。picoRV32運(yùn)行結(jié)束后,會觸發(fā)一個(gè)中斷。利用這個(gè)設(shè)計(jì),可以例化許多RISC-V核心,并讓其運(yùn)行獨(dú)立的程序,實(shí)現(xiàn)一個(gè)靈活可配置的眾核處理器,事實(shí)上已經(jīng)有用這種方法實(shí)現(xiàn)了例化超過一千個(gè)RISC-V核的項(xiàng)目。
在Processor內(nèi)部,picoRV32通過AXI總線來訪問其他IP,可以使用AXI總線來給它增加各種各樣不同的外設(shè)。在這里,本項(xiàng)目只是添加了另一個(gè)內(nèi)存(通過PS的HP AXI 0接口訪問內(nèi)存控制器)。
另外,這里的picoRV32核心的運(yùn)行頻率可以通過利用AXI總線配置時(shí)鐘資源來調(diào)整。
注意:RISC-V核的hierarchy名字必須為processor,并且processor中的復(fù)位模塊必須為rscvReset。如果改動這些名字,必須修改對應(yīng)的驅(qū)動源文件,否則不能正確加載驅(qū)動。
Overlay API介紹
在此工程中,通過riscvc、riscvcpp和riscvasm這三個(gè)python magics來編譯一段程序。例如:%%riscvcpp test_cpp overlay.processor。其中test_cpp是程序的名字,overlay.processor是想要寫入的RISCV核hierarchy的名字。然后在本cell中編寫代碼,運(yùn)行后將調(diào)用前面安裝的RISC-V的工具鏈編譯。
編譯成功后,利用processor的run方法運(yùn)行程序。例如:overlay.processor.run(test_cpp, test_cpp_arg)。其中test_cpp是程序名字,test_cpp_arg是參數(shù)數(shù)組,它兼容numpy的類型。
對于更詳細(xì)的解釋,可以參看前面的tutorial中5個(gè)notebook和項(xiàng)目中的.py源文件。
編輯:hfy
-
Xilinx
+關(guān)注
關(guān)注
73文章
2183瀏覽量
124461 -
AXI
+關(guān)注
關(guān)注
1文章
134瀏覽量
17118 -
內(nèi)存控制器
+關(guān)注
關(guān)注
0文章
40瀏覽量
9138 -
RISC-V
+關(guān)注
關(guān)注
46文章
2507瀏覽量
48342
發(fā)布評論請先 登錄
FPGA與RISC-V淺談

芯來科技亮相RISC-V Day Tokyo 2025
關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)
《RISC-V能否復(fù)制Linux 的成功?》
RISC-V,即將進(jìn)入應(yīng)用的爆發(fā)期
RISC-V和arm指令集的對比分析
加入全球 RISC-V Advocate 行列,共筑 RISC-V 的未來 !

RISC-V Summit China 2024 青稞RISC-V+接口PHY,賦能RISC-V高效落地

RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,賦能RISC-V高效落地
2024 RISC-V 中國峰會:華秋電子助力RISC-V生態(tài)!

2024 RISC-V 中國峰會:華秋電子助力RISC-V生態(tài)!
Imagination CPU 系列研討會 | RISC-V 平臺的性能分析和調(diào)試

評論