slice與全局時鐘在一起就可以實現(xiàn)任意的組合邏輯和時序邏輯功能，但很多時候咱們還需要將FPGA內(nèi)部的數(shù)據(jù)暫時存儲，用作它用。Slice作為FPGA最基本的單元，也是能夠完成數(shù)據(jù)存儲的功能，但顯然有些大材小用，因此xilinx公司在其FPGA內(nèi)部專門集成了很多存儲器模塊，稱作Block RAM，其猶如slice海洋當中的一顆顆明珠，專門實現(xiàn)數(shù)據(jù)暫存功能，且每個時鐘區(qū)域都布置了若干個Block RAM。

今天咱們就聊一聊7系列FPGA里面的Block RAM。

在7系列FPGA里面，每個Block RAM最多可存儲36Kb的數(shù)據(jù)，2個Block RAM可級聯(lián)實現(xiàn)64kb數(shù)據(jù)存儲，而每個Block RAM又可分成2個18kb的Block RAM，僅此而已，不可再分，亦不可無限級聯(lián)。

Block RAM在使用的時候都是使用Xilinx CORE Generator來無腦配置，可以配置成RAM、ROM以及運用最廣泛的FIFO。RAM可以配置成各種不同的接口模式以及讀出模式，F(xiàn)IFO則可配置成同步FIFO和異步FIFO等。所有配置信息咱們都是在FPGA的開發(fā)工具Xilinx CORE Generator里面實現(xiàn)。

Block RAM的各種不同配置以及如何在全局時鐘下讀/寫數(shù)據(jù)RAM和FIFO內(nèi)容太多，不太好描述，但其實用起來很easy，基本上只用得到以下a幾個信號：時鐘、復位、時鐘使能、讀數(shù)據(jù)、讀地址、讀使能、寫數(shù)據(jù)、寫地址、寫使能、數(shù)據(jù)空信號、數(shù)據(jù)滿信號，以后咱們單獨拿出來，用具體例子操作一波！

編輯：hfy