在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado約束案例:跨時鐘域路徑分析報告

電子設(shè)計 ? 來源:FPGA開源工作室 ? 作者:FPGA開源工作室 ? 2020-11-27 11:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

若要查看跨時鐘域路徑分析報告,可選擇以下內(nèi)容之一來查看:

A, Reports > Timing > Report Clock Interaction

B, Flow Navigator > Synthesis > Report Clock Interaction

C, Flow Navigator > Implementation > Report Clock Interaction

D,Tcl command: report_clock_interaction -name clocks_1

如圖1所示,點擊Synthesis-->Report Clock Interaction.

圖1 Report Clock Interaction

跨時鐘域路徑分析報告分析從一個時鐘域(源時鐘)跨越到另一個時鐘域(目標(biāo)時鐘)的時序路徑。跨時鐘域路徑分析報告有助于識別可能存在數(shù)據(jù)丟失或亞穩(wěn)態(tài)問題的情況.

運行“Report Clock Interaction”命令后,結(jié)果將在“時鐘交互”窗口中打開。如下圖2所示,時鐘交互報告顯示為時鐘域矩陣,源時鐘位于垂直軸,目標(biāo)時鐘位于水平軸。

圖2 跨時鐘域路徑分析報告

A,No Path --用黑色框來表示:沒有從源時鐘到目標(biāo)時鐘的定時路徑。在這種情況下,沒有時鐘交互,也沒有任何報告。

B,Timed -- 用綠色框來表示:源時鐘和目標(biāo)時鐘具有同步關(guān)系,并安全地被約束在一起。當(dāng)兩個時鐘具有共同的主時鐘和簡單的周期比時,該狀態(tài)由定時引擎確定。

C,User Ignored Paths--用深藍色框來表示:用戶定義的假路徑或時鐘組約束涵蓋從源時鐘到目標(biāo)時鐘的所有路徑。

D,Partial False Path--用淡藍色框來表示:用戶定義的偽路徑約束覆蓋了從源時鐘到目標(biāo)時鐘的一些時序路徑,其中源時鐘和目標(biāo)時鐘具有同步關(guān)系。

E,Timed (Unsafe)--用紅色框來表示:源時鐘和目標(biāo)時鐘具有異步關(guān)系。在這種情況下,沒有共同的主時鐘或沒有可擴展的時段。

F,Partial False Path (Unsafe)--用橘橙色框來表示:此類別與Timed(Unsafe)相同,只是由于偽路徑異常,從源時鐘到目標(biāo)時鐘的至少一條路徑被忽略。

G,Max Delay Datapath Only --用紫色框來表示:set_max_delay -datapath_only約束涵蓋從源時鐘到目標(biāo)時鐘的所有路徑。

Report_clock_interaction呈現(xiàn)的報告并不是根據(jù)時序約束生成的,但是和時序約束有關(guān),它反映出用戶定義的偽路徑。

例:以wavegen工程為示例,點擊Report Clock Interaction,如圖3所示。

圖3 wavegen跨時鐘域路徑分析報告

wavegen跨時鐘域路徑分析報上半部分已經(jīng)講過,下面來講下半部分,如圖4。

圖4 時鐘交互報告下半部分內(nèi)容

A,ID: 正在顯示的源/目標(biāo)時鐘對的數(shù)字ID。

B,Source Clock: 路徑源時鐘域。

C,Destination Clock: 路徑終端的時鐘域。

D,Edges (WNS):用于計算最大延遲分析(設(shè)置/恢復(fù))的最差裕度的時鐘邊緣。

E,WNS (Worst Negative Slack):為跨越指定時鐘域的各種路徑計算的最差裕度時間。負裕量時間表示路徑違反了所需的建立(或恢復(fù))時間的問題。

F,TNS (Total Negative Slack):屬于跨越指定時鐘域的路徑的所有端點的最差松弛違規(guī)的總和。

G,Failing Endpoints (TNS): 交叉路徑中的端點數(shù)量無法滿足時序要求。違規(guī)的總和對應(yīng)于TNS。

H,Total Endpoints (TNS):交叉路徑中端點的總數(shù)。

I,Path Req (WNS):定時路徑要求對應(yīng)于WNS列中報告的路徑。如果兩個時鐘中的至少一個時鐘的上升沿和下降沿都有效,則在任何時鐘對之間可能存在若干路徑要求,或者在兩個時鐘之間的路徑上應(yīng)用了一些時序異常。本專欄中報告的值并不總是最具挑戰(zhàn)性的要求。

J,Clock Pair Classification: 提供有關(guān)公共節(jié)點和時鐘對之間的公共周期的信息。從最高優(yōu)先級到最低優(yōu)先級:忽略,虛擬時鐘,無公共時鐘,無公共周期,部分公共節(jié)點,無公共節(jié)點和清除。

K,Inter-Clock Constraints: 顯示源時鐘和目標(biāo)時鐘之間所有路徑的約束摘要。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1892

    瀏覽量

    133028
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    834

    瀏覽量

    68501
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    詳細解析vivado約束時序路徑分析問題

    路徑分析問題作一介紹: 1、時鐘網(wǎng)絡(luò)分析 時鐘網(wǎng)絡(luò)反映了時鐘時鐘引腳進入FPGA后在FPGA內(nèi)
    的頭像 發(fā)表于 11-29 10:34 ?9211次閱讀

    時鐘時鐘約束介紹

    解釋了什么時候要用到FALSE PATH: 1.從邏輯上考慮,與電路正常工作不相關(guān)的那些路徑,比如測試邏輯,靜態(tài)或準(zhǔn)靜態(tài)邏輯。 2. 從時序上考慮,我們在綜合時不需要分析的那些路徑,比如跨越異步
    發(fā)表于 07-03 11:59

    時序約束時鐘約束

    vivado默認(rèn)計算所有時鐘之間的路徑,通過set_clock_groups命令可禁止在所標(biāo)識的時鐘組之間以及一個時鐘組內(nèi)的
    發(fā)表于 09-21 12:40

    ArcGIS的路徑分析

    求解路徑分析表示根據(jù)要求解的阻抗查找最快、最短甚至是最優(yōu)的路徑。如果阻抗是時間,則最佳路線即為最快路線。如果阻抗是具有實時或歷史流量的時間屬性,則最佳路徑是對指定日期和時間來說最快的路徑
    發(fā)表于 06-03 08:04

    VIVADO從此開始高亞軍編著

    Non-Project模式下使用OOC / 542.4 綜合后的設(shè)計分析 / 542.4.1 時鐘網(wǎng)絡(luò)分析 / 542.4.2 時鐘
    發(fā)表于 10-21 18:24

    調(diào)試FPGA時鐘信號的經(jīng)驗總結(jié)

    1、時鐘信號的約束寫法  問題一:沒有對設(shè)計進行全面的約束導(dǎo)致綜合結(jié)果異常,比如沒有設(shè)置異步時鐘
    發(fā)表于 11-15 14:47

    Vivado時鐘分組約束的三類應(yīng)用

    和-physically_exclusive。 -asynchronous應(yīng)用于異步時鐘,如下圖所示,CLKA和CLKB由兩個外部獨立的晶振提供,那么時鐘
    發(fā)表于 02-08 08:39 ?1257次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時鐘</b>分組<b class='flag-5'>約束</b>的三類應(yīng)用

    XDC路徑的鑒別、分析約束方法

    我們知道XDC與UCF的根本區(qū)別之一就是對時鐘路徑(CDC)的缺省認(rèn)識不同,那么碰到FPGA設(shè)計中常見的CDC路徑,到底應(yīng)該怎么
    發(fā)表于 11-18 04:04 ?6669次閱讀
    XDC<b class='flag-5'>路徑</b>的鑒別、<b class='flag-5'>分析</b>和<b class='flag-5'>約束</b>方法

    cdc路徑方案幫您解決時鐘難題

    這一章介紹一下CDC也就是時鐘可能存在的一些問題以及基本的時鐘處理方法。
    的頭像 發(fā)表于 11-30 06:29 ?7571次閱讀
    cdc<b class='flag-5'>路徑</b>方案幫您解決<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>難題

    硬件設(shè)計中教你如何正確的約束時鐘

    時鐘之間存在單位和多位混合的時鐘路徑,那么對于單位的
    的頭像 發(fā)表于 07-15 15:35 ?6877次閱讀

    關(guān)于FPGA中時鐘的問題分析

    時鐘問題(CDC,Clock Domain Crossing )是多時鐘設(shè)計中的常見現(xiàn)象。在FPGA領(lǐng)域,互動的異步時鐘
    發(fā)表于 08-19 14:52 ?3647次閱讀

    如何從時序分析中排除時鐘路徑

    要從時序分析刪除一組路徑,如果您確定這些路徑不會影響時序性能(False 路徑),可用FROM-TO 約束以及時序忽略 (TIG) 關(guān)鍵字。
    發(fā)表于 08-02 08:57 ?1395次閱讀

    時鐘電路設(shè)計總結(jié)

    時鐘操作包括同步時鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?990次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>電路設(shè)計總結(jié)

    CDC時鐘處理及相應(yīng)的時序約束

    CDC(Clock Domain Conversion)時鐘分單bit和多bit傳輸
    的頭像 發(fā)表于 06-21 14:59 ?2300次閱讀

    FPGA時序約束之設(shè)置時鐘

    Vivado中時序分析工具默認(rèn)會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了
    的頭像 發(fā)表于 04-23 09:50 ?372次閱讀
    FPGA時序<b class='flag-5'>約束</b>之設(shè)置<b class='flag-5'>時鐘</b>組
    主站蜘蛛池模板: 欧美三级视频在线播放 | 午夜国产精品视频 | 五月婷婷六月丁香综合 | 天天艹综合| 国产性老妇女做爰在线 | 成人国产在线24小时播放视频 | 欧美一级片免费观看 | 恨恨操 | hd性欧美| 欧美城天堂网 | 二区三区在线观看 | 恨恨操| 四虎永久地址4hu紧急入口 | 香蕉操| 黄视频在线免费看 | 欧美视频一区在线观看 | 三级在线观看视频 | 免费在线观看一区二区 | 日韩a级毛片免费观看 | eee在线播放成人免费 | 香蕉视频黄色片 | 国产三级日产三级韩国三级 | 久久综合狠狠综合狠狠 | 美女久久久久久 | 最新版天堂资源8网 | 久久电影福利 | 操插干 | video另类蛇交 | 五月情婷婷 | 国产亚洲精品久久久久久久软件 | 欧美视频精品一区二区三区 | 俺来也俺来也天天夜夜视频 | 综合色久| 国产大乳喷奶水在线看 | 天天躁夜夜躁狠狠躁躁88 | 久久久中文 | 婷婷色人阁 | 轻点灬大ji巴太粗太长了爽文 | 欧美一级看片a免费观看 | 亚洲一区二区三区精品视频 | 国产激烈无遮挡免费床戏视频 |