在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA開發:Vivado時序波形圖保存和讀取

454398 ? 來源:CSDN博主 ? 作者:逸璞丷昊 ? 2020-12-24 11:19 ? 次閱讀

如何存儲關鍵數據的方法,屬于規模測試驗證的手段,但對于Verilog的調試過程還不夠直觀,因為無法確切地了解Verilog代碼仿真中各個關聯信號是如何作用的。Verilog的確可以像C/C++一樣啟動調試模式,針對每行代碼進行調試。但請注意,由于Verilog是并行執行的,而仿真是采用delta時間逐步并行推進的,采用代碼調試較為困難,所以常常需要存儲全部或部分仿真數據,這就是波形文件。

在進行FPGA開發的過程中,稍微大一點的項目,進行一次編譯綜合與布線是非常耗時的,所以在開發的過程中一般采取先進行功能仿真,功能仿真結果正確無誤以后再進行綜合和布局布線。一般來說,先添加好時鐘約束,進行綜合與布線時無嚴重警告,此時如果功能仿真(前仿)仍然正確,那么任務就基本完成了。但如果是一個比較完整的項目開發,應該還需要進行布線后的時延仿真(后仿)。這里,主要介紹如何將前仿和后仿的時序波形圖保存以及再次打開上一次的仿真結果。

相關文件說明
1. 波形數據庫文件(.WDB),其中包含所有的仿真數據。
2. 波形配置文件(.WCFG),其中包含于波形配置文件中的對象相關聯的順序和設置

在保存 .WCFG文件之前,對波形配置的修改(包括創建波形配置或添加HDL對象)不是永久性的,可以通過 File -> Save Waveform Configuration As 將波形配置保存下來。波形數據庫文件(.WDB)包含了波形配置文件中所有信號的仿真數據,單個 .WDB可以對應多個 .WCFG文件, 可以通過打開 .WDB文件查看上一次保存下來的仿真波形。

具體的保存與讀取
保存
1. 將需要觀測的信號拉倒圖形窗口界面
2. 設置仿真時間
3. 保存 .WCFG 波形配置文件到指定路徑
4. 保存 .WDB 仿真波形。為了能將波形數據保存下來,需要在測試代碼中加上如下代碼,放在最末端即可。為了下一次仿真不影響已保存的仿真波形,建議將 .WDB 文件拷貝并修改名字。
`define dump_level 10
//module dump_task;
initial begin#1; //延遲1ns記錄,方便與其他仿真動作協調
`ifdef VCS_DUMP //Synopsys VCD+格式存儲
$display("Start Recording Waveform in VPD format!");
$vcdpluson();
$vcdplustraceon;
`endif

`ifdef FSDB_DUMP //Synopsys fsdb格式存儲
$display("Start Recording Waveform in FSDB format!");
$fsdbDumpfile("dump.fsdb");
$fsdbDumpvars('dump_level);
`endif

`ifdef NC_DUMP//cadence 格式存儲
$recordsetup("dump","version=1","run=1","directory=.");
$recordvars("depth=6");
`endif

`ifdef VCD_DUMP//工業標準VCD格式存儲
$display("Start Recording Waveform in VCD format!");
$dumpfile("dump.vcd");
$dumpvars('dump_level);
`endif
end

5. 運行仿真(前后仿的 .WDB 會自動保存到 .sim/sim_1/ 下的三個路徑之一,與仿真類型有關)。

讀取
1. 點擊Vivado的菜單欄中的 Flow -> Open Static simulation,然后選中之前保存的 .WDB 文件即可。

2. 點擊Vivado的菜單欄中的 File -> Open Waveform Configuration,選擇我們之前保存的 .WCFG文件即可恢復上一次的仿真結果

總結
時序仿真波形的保存與讀取在大工程的功能仿真、時序仿真、以及問題分析中,可以為開發者節約很多時間。當一個項目比較復雜時,跑一次仿真耗時會非常長,尤其是需要進行后仿時,耗時比綜合和布局布線更長,所以我們最好是將時序波形保存下來進行分析,可以避免浪費許多不必要的時間。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1644

    文章

    21993

    瀏覽量

    615443
  • Vivado
    +關注

    關注

    19

    文章

    834

    瀏覽量

    68375
  • 時序仿真
    +關注

    關注

    0

    文章

    14

    瀏覽量

    7510
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    求助,做一個波形圖顯示控件,要求調用excel表里面存的時間作為波形圖的x值。

    我在做畢設的時候,要讀取excel表格里面的數值,然后做到最后一步就是調用excel表里面的時間,把那個時間作為X軸的值。 現在就是能夠索引并讀取出來了,但是每次索引后,波形圖就不顯示上一個
    發表于 05-16 22:16

    基于 FPGA 的任意波形發生器+低通濾波器系統設計

    ,分別將它們放入了不同的Rom中,我們就可以通過Vivado進行編程,在時鐘的驅動下,根據地址去讀取Rom中的數據然后輸出,即可產生波形數據。 我們拿到URAT串口接收的頻率控制字后,利用case語句
    發表于 05-07 15:34

    適用于Versal的AMD Vivado 加快FPGA開發完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程,讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的
    的頭像 發表于 05-07 15:15 ?502次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快<b class='flag-5'>FPGA</b><b class='flag-5'>開發</b>完成Versal自適應SoC設計

    FPGA時序約束之設置時鐘組

    Vivado時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使
    的頭像 發表于 04-23 09:50 ?344次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時序</b>約束之設置時鐘組

    各位大佬好 請問如何能將DAQ采集程序內部波形圖的數連續送給DAQ輸出程序?

    各位大佬好 請問如何能將DAQ采集程序內部波形圖的數連續送給DAQ輸出程序?直接連貌似因為隧道模式問題無法輸出,請問此類問題如何解決
    發表于 04-02 10:38

    一文詳解Vivado時序約束

    Vivado時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存
    的頭像 發表于 03-24 09:44 ?3113次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>約束

    根據波形圖編寫Verilog代碼

    根據下面的時序實現這個組合邏輯電路。
    的頭像 發表于 02-17 14:38 ?476次閱讀
    根據<b class='flag-5'>波形圖</b>編寫Verilog代碼

    ADS1263工作時序與手冊不一致怎么解決?

    2是細節放大后的,根據手冊上的時序3),DRDY應該在SCLK第一個時鐘沿的下降沿升高,但是實際上在第一個上升沿就變高了。 問題二:4中紅色為DOUT腳輸出信號,綠色為SCLK
    發表于 12-05 06:07

    ADS8866按照TI的3線MODE時序讀數,讀出的數據少了3位,為什么?

    ADS8866按照TI的3線MODE時序讀數,讀出的數據少了3位,附件是波形圖
    發表于 11-28 07:39

    正點原子fpga開發指南

    定制硬件加速的應用。 1. 開發環境搭建 1.1 安裝Xilinx Vivado Vivado是Xilinx提供的綜合設計環境,用于設計、仿真和調試FPGA項目。從Xilinx官網下載
    的頭像 發表于 11-13 09:35 ?1939次閱讀

    Vivado使用小技巧

    有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序
    的頭像 發表于 10-24 15:08 ?929次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    LabVIEW波形圖截取局部數據

    在一個簡單數采項目中往往需要“數據顯示”功能模塊,在數據采集后進行數據的顯示和分析。本期小編給大家帶來一個放大局部數據以后拿到目標數據的小功能,可以在數據量較大或者想詳細查看并分析某一段波形數據時用這個方法獲取到局部數據。
    的頭像 發表于 10-21 10:31 ?2718次閱讀
    LabVIEW<b class='flag-5'>波形圖</b>截取局部數據

    FPGA電源時序控制

    電子發燒友網站提供《FPGA電源時序控制.pdf》資料免費下載
    發表于 08-26 09:25 ?0次下載
    <b class='flag-5'>FPGA</b>電源<b class='flag-5'>時序</b>控制

    優化 FPGA HLS 設計

    減少錯誤并更容易調試。然而,經常出現的問題是性能權衡。在高度復雜的 FPGA 設計中實現高性能需要手動優化 RTL 代碼,而這對于HLS開發環境生成的 RTL 代碼來說是不可能的。然而,存在一些解決方案
    發表于 08-16 19:56

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發表于 08-06 11:40 ?1311次閱讀
    深度解析<b class='flag-5'>FPGA</b>中的<b class='flag-5'>時序</b>約束
    主站蜘蛛池模板: 夜夜骑首页 | 网站在线你懂的 | 欧美美女一区二区三区 | 天天看天天射天天碰 | 国产精品japanese人妖 | 天天操你 | 日韩美香港a一级毛片 | 边做边爱在线观看视频免费 | gogo亚洲肉体艺术100 | 黄a一级| 1024国产欧美日韩精品 | 国产成人啪精品午夜在线观看 | 玖玖精品国产 | 免费网站成人亚洲 | 日日噜噜噜噜人人爽亚洲精品 | 乱子伦xxxx厨房 | 天堂网2018 | 久久精品亚洲一区二区三区浴池 | 香蕉视频在线观看国产 | 欧美一区二区三区免费看 | 亚洲黄色性视频 | 夜夜爱夜夜爽夜夜做夜夜欢 | 一卡二卡三卡四卡无卡在线 | 高清不卡免费一区二区三区 | 日韩一级片视频 | 天天色综合社区 | 欧美精品一区二区三区视频 | 91成人在线播放 | nxgx欧美| 全部免费特黄特色大片农村 | 欧美爱爱帝国综合社区 | 98色花堂国产第一页 | 你懂的 在线观看 | 国内自拍露脸普通话对白在线 | 欧美18同性gay视频 | 国产网站在线免费观看 | 青青青草国产 | 亚洲欧美日本综合 | 亚洲高清美女一区二区三区 | 久久亚洲国产成人精品性色 | 人人草人人爽 |