在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA開發:Vivado時序波形圖保存和讀取

454398 ? 來源:CSDN博主 ? 作者:逸璞丷昊 ? 2020-12-24 11:19 ? 次閱讀

如何存儲關鍵數據的方法,屬于規模測試驗證的手段,但對于Verilog的調試過程還不夠直觀,因為無法確切地了解Verilog代碼仿真中各個關聯信號是如何作用的。Verilog的確可以像C/C++一樣啟動調試模式,針對每行代碼進行調試。但請注意,由于Verilog是并行執行的,而仿真是采用delta時間逐步并行推進的,采用代碼調試較為困難,所以常常需要存儲全部或部分仿真數據,這就是波形文件。

在進行FPGA開發的過程中,稍微大一點的項目,進行一次編譯綜合與布線是非常耗時的,所以在開發的過程中一般采取先進行功能仿真,功能仿真結果正確無誤以后再進行綜合和布局布線。一般來說,先添加好時鐘約束,進行綜合與布線時無嚴重警告,此時如果功能仿真(前仿)仍然正確,那么任務就基本完成了。但如果是一個比較完整的項目開發,應該還需要進行布線后的時延仿真(后仿)。這里,主要介紹如何將前仿和后仿的時序波形圖保存以及再次打開上一次的仿真結果。

相關文件說明
1. 波形數據庫文件(.WDB),其中包含所有的仿真數據。
2. 波形配置文件(.WCFG),其中包含于波形配置文件中的對象相關聯的順序和設置

在保存 .WCFG文件之前,對波形配置的修改(包括創建波形配置或添加HDL對象)不是永久性的,可以通過 File -> Save Waveform Configuration As 將波形配置保存下來。波形數據庫文件(.WDB)包含了波形配置文件中所有信號的仿真數據,單個 .WDB可以對應多個 .WCFG文件, 可以通過打開 .WDB文件查看上一次保存下來的仿真波形。

具體的保存與讀取
保存
1. 將需要觀測的信號拉倒圖形窗口界面
2. 設置仿真時間
3. 保存 .WCFG 波形配置文件到指定路徑
4. 保存 .WDB 仿真波形。為了能將波形數據保存下來,需要在測試代碼中加上如下代碼,放在最末端即可。為了下一次仿真不影響已保存的仿真波形,建議將 .WDB 文件拷貝并修改名字。
`define dump_level 10
//module dump_task;
initial begin#1; //延遲1ns記錄,方便與其他仿真動作協調
`ifdef VCS_DUMP //Synopsys VCD+格式存儲
$display("Start Recording Waveform in VPD format!");
$vcdpluson();
$vcdplustraceon;
`endif

`ifdef FSDB_DUMP //Synopsys fsdb格式存儲
$display("Start Recording Waveform in FSDB format!");
$fsdbDumpfile("dump.fsdb");
$fsdbDumpvars('dump_level);
`endif

`ifdef NC_DUMP//cadence 格式存儲
$recordsetup("dump","version=1","run=1","directory=.");
$recordvars("depth=6");
`endif

`ifdef VCD_DUMP//工業標準VCD格式存儲
$display("Start Recording Waveform in VCD format!");
$dumpfile("dump.vcd");
$dumpvars('dump_level);
`endif
end

5. 運行仿真(前后仿的 .WDB 會自動保存到 .sim/sim_1/ 下的三個路徑之一,與仿真類型有關)。

讀取
1. 點擊Vivado的菜單欄中的 Flow -> Open Static simulation,然后選中之前保存的 .WDB 文件即可。

2. 點擊Vivado的菜單欄中的 File -> Open Waveform Configuration,選擇我們之前保存的 .WCFG文件即可恢復上一次的仿真結果

總結
時序仿真波形的保存與讀取在大工程的功能仿真、時序仿真、以及問題分析中,可以為開發者節約很多時間。當一個項目比較復雜時,跑一次仿真耗時會非常長,尤其是需要進行后仿時,耗時比綜合和布局布線更長,所以我們最好是將時序波形保存下來進行分析,可以避免浪費許多不必要的時間。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1632

    文章

    21814

    瀏覽量

    606969
  • Vivado
    +關注

    關注

    19

    文章

    816

    瀏覽量

    67007
  • 時序仿真
    +關注

    關注

    0

    文章

    14

    瀏覽量

    7466
收藏 人收藏

    評論

    相關推薦

    根據波形圖編寫Verilog代碼

    根據下面的時序實現這個組合邏輯電路。
    的頭像 發表于 02-17 14:38 ?87次閱讀
    根據<b class='flag-5'>波形圖</b>編寫Verilog代碼

    ADS1263工作時序與手冊不一致怎么解決?

    2是細節放大后的,根據手冊上的時序3),DRDY應該在SCLK第一個時鐘沿的下降沿升高,但是實際上在第一個上升沿就變高了。 問題二:4中紅色為DOUT腳輸出信號,綠色為SCLK
    發表于 12-05 06:07

    ADS8866按照TI的3線MODE時序讀數,讀出的數據少了3位,為什么?

    ADS8866按照TI的3線MODE時序讀數,讀出的數據少了3位,附件是波形圖
    發表于 11-28 07:39

    正點原子fpga開發指南

    定制硬件加速的應用。 1. 開發環境搭建 1.1 安裝Xilinx Vivado Vivado是Xilinx提供的綜合設計環境,用于設計、仿真和調試FPGA項目。從Xilinx官網下載
    的頭像 發表于 11-13 09:35 ?794次閱讀

    Vivado使用小技巧

    有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序
    的頭像 發表于 10-24 15:08 ?473次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    LabVIEW波形圖截取局部數據

    在一個簡單數采項目中往往需要“數據顯示”功能模塊,在數據采集后進行數據的顯示和分析。本期小編給大家帶來一個放大局部數據以后拿到目標數據的小功能,可以在數據量較大或者想詳細查看并分析某一段波形數據時用這個方法獲取到局部數據。
    的頭像 發表于 10-21 10:31 ?1274次閱讀
    LabVIEW<b class='flag-5'>波形圖</b>截取局部數據

    FPGA電源時序控制

    電子發燒友網站提供《FPGA電源時序控制.pdf》資料免費下載
    發表于 08-26 09:25 ?0次下載
    <b class='flag-5'>FPGA</b>電源<b class='flag-5'>時序</b>控制

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發表于 08-06 11:40 ?885次閱讀
    深度解析<b class='flag-5'>FPGA</b>中的<b class='flag-5'>時序</b>約束

    三菱PLC數據怎么讀取保存

    進行讀取保存,以便于對生產過程進行監控、分析和管理。本文將對三菱PLC數據的讀取保存方法進行詳細介紹,包括軟件工具的使用、通信接口的選擇、數據格式的處理等方面,旨在為讀者提供全面而
    的頭像 發表于 06-18 10:53 ?4722次閱讀

    FPGA 高級設計:時序分析和收斂

    今天給大俠帶來FPGA 高級設計:時序分析和收斂,話不多說,上貨。 這里超鏈接一篇之前的STA的文章,僅供各位大俠參考。 FPGA STA(靜態時序分析) 什么是靜態
    發表于 06-17 17:07

    示波器如何保存波形數據?

    大多數現代示波器都具備內置的存儲功能,允許用戶保存波形數據。這些數據可以保存在示波器的內部存儲器中,或者直接導出到外部存儲設備。
    的頭像 發表于 05-31 17:31 ?3053次閱讀

    示波器如何直連電腦進行波形讀取

    示波器作為電子工程師和科研人員的重要工具,其功能是顯示和分析電子信號的波形。在某些情況下,我們需要將示波器與電腦直接連接,以便在電腦上讀取和分析波形數據。本文將詳細介紹示波器如何直連電腦進行
    的頭像 發表于 05-29 17:05 ?5502次閱讀

    泰克示波器保存波形csv

    工程師必備的工具之一。 二、保存波形到CSV文件的步驟 1. 連接示波器與待測電路 首先需要將待測電路的信號輸入到示波器的通道輸入端。可以使用示波器探頭將信號線連接到電路上。 2. 設置示波器參數 根據實際測量需求,調整示波器的
    的頭像 發表于 04-28 11:26 ?979次閱讀
    泰克示波器<b class='flag-5'>保存</b><b class='flag-5'>波形</b>csv

    深入探索Vivado非工程模式FPGA設計流程

    在設計過程的每個階段,設計者均可以打開Vivado集成開發環境,對存儲器中保存的當前設計進行分析和操作。
    發表于 04-03 09:36 ?1192次閱讀
    深入探索<b class='flag-5'>Vivado</b>非工程模式<b class='flag-5'>FPGA</b>設計流程

    proteus波形發生器怎么把波形圖調出來

    波形圖的詳細指南。 第一步:創建電路 在Proteus中,首先需要創建一個適當的電路。您可以從零開始設計電路,或者使用Proteus的示例電路來進行實踐。創建電路的方法包括拖動并
    的頭像 發表于 02-23 16:53 ?9681次閱讀
    主站蜘蛛池模板: 色视频在线观看免费 | 国产久爱青草视频在线观看 | 九九99视频在线观看视频观看 | 欧美一级片在线视频 | 免费高清一级欧美片在线观看 | 天天爽夜夜爽人人爽 | 国产欧美日韩在线人成aaaa | 么公的好大好硬好深好爽在线视频 | 激情文学综合丁香 | 日本小视频免费 | 视频福利网| 中文天堂最新版在线中文 | 五月婷婷综合基地 | 国产呦精品系列在线 | 国产美女主播在线观看 | 色婷婷精品综合久久狠狠 | 日本三级香港三级人妇网站 | 国产精品伦理久久久久 | 国产视频h | 欧美色人阁| 四虎中文 | 日本不卡高清视频 | 天天艹天天艹 | 国产在线色视频 | 黄乱色伦短篇小说h | 免费的色网站 | 不卡视频免费在线观看 | 午夜小视频在线观看 | 亚洲精品mv在线观看 | www.天天操.com| 五月婷婷丁香在线视频 | 日韩精品免费一级视频 | 特污兔午夜影院 | 黑森林福利视频导航 | 中文字幕天天干 | 精品精品国产理论在线观看 | 亚洲女人小便 | 免费一级特黄特色大片在线 | 亚洲黄色高清视频 | 欧美一级二级三级视频 | 四虎在线最新永久免费播放 |