PCB設計中的每一層在確定電氣行為方面均起特定作用。信號平面層在組件之間承載電源和電信號，但是除非您在內部層中正確放置銅平面，否則它們可能無法正常工作。除了信號層之外，您的PCB設計還需要電源和接地層，并且您需要將它們放置在PCB疊層中，以確保新板正常工作。

那么放置電源，接地和信號層的最佳位置在哪里？這是PCB設計中長期爭論的問題之一，迫使設計人員仔細考慮其板子的預期應用，組件的功能以及板子的信號容限。如果您了解阻抗變化，抖動，電壓紋波與PDN阻抗以及串擾抑制的限制，則可以確定要放置在板上的信號層和平面層的正確排列方式。

將您的設計意圖變為現實需要正確的PCB設計工具集。無論您是要創建簡單的兩層板還是要創建具有數十層的高速PCB，PCB設計軟件都需要適用于任何應用。創建PCB疊層時，需要考慮以下重要事項。

在定義信號平面堆棧時，入門設計人員可能會傾向于極端考慮。他們每個板只需要兩層，或者每個小組走線都需要一個專用層。正確的答案介于兩者之間，這取決于電路板上的網絡數量，電路中可接受的紋波/抖動水平，是否存在混合信號等等。

通常，如果您的概念證明可以在面包板上正常工作，則可以在兩層板上使用任何喜歡的布局技術，并且板極有可能正常工作。最多，您可能需要對高速信號采取網格接地方法（請參閱下文），以提供最低程度的EMI抑制。對于以高速或高頻（或兩者兼有）運行的更復雜的設備，您至少需要四層PCB疊層，包括電源層，接地層和兩個信號層。

確定信號平面層的所需數量時，首先要考慮的是信號網的數量以及信號之間的近似寬度和間距。當您嘗試估算堆疊中所需的信號層數時，可以采取兩個基本步驟：

確定凈計數：可以使用原理圖中的簡單凈計數和擬議的電路板尺寸來估算電路板上所需的信號層數。層數通常與分數（凈值*走線寬度）/（板寬）成正比。換句話說，更多具有更寬走線的網絡需要使電路板更大，或者需要使用更多信號層。您必須默認使用此處的經驗來確定在給定的電路板尺寸下容納所有網絡所需的信號層的確切數量。

添加您的平面層：如果需要對信號層進行受控阻抗布線，則現在需要為每個受控阻抗信號層放置參考層。如果組件密集排列，則在組件層下面需要一個電源平面，因為在表面層上沒有足夠的空間容納電源導軌。這可能導致高凈值HDI板所需的表面層數量達到兩位數，但是參考層將提供屏蔽和一致的特性阻抗。

一旦確定了多層板的正確層數，便可以繼續在PCB疊層中排列層。

設計PCB疊層

PCB疊層設計的下一步是安排每一層以提供走線路徑。通常，您的疊層圍繞中心芯層對稱布置，以防止在高溫裝配和操作過程中翹曲。平面和信號層的布置對于受控阻抗布線至關重要，因為您需要對不同的走線布置使用特定的方程式，以確保受控阻抗。

對于剛柔疊層設計，您需要在疊層中為剛體和柔韌性區定義不同的區域。Allegro中的層堆棧設計工具使此過程變得容易。在將原理圖捕獲為空白PCB布局后，可以定義層堆棧以及通過不同層之間的過渡。然后，您可以繼續確定受控阻抗布線所需的走線尺寸。

帶狀線與微帶線和受控阻抗

為了控制阻抗，應使用帶狀線阻抗方程式設計在兩個平面層之間的內部層上布線的走線。該方程式定義了帶狀線具有特定特性阻抗值所需的幾何形狀。由于方程式中有三個不同的幾何參數確定阻抗，因此最簡單的方法是首先確定所需的層數，因為這將確定給定板厚度的層厚度。內部信號平面層的銅重量通常為0.5或1 oz./sq.。ft。這將走線寬度作為最后一個參數來確定特定的特性阻抗。

相同的過程適用于表面層上的微帶線。確定層厚度和銅重量后，您只需確定用于定義特性阻抗的走線寬度即可。Allegro中的PCB設計工具包括一個阻抗計算器，可以幫助您確定走線的大小，以便它們定義了特征阻抗。如果需要使用差分對，則只需將每一層中的走線定義為差分對，阻抗計算器將確定走線之間的正確間距。

4層板的特性阻抗計算器。

檢查PCB布局中的阻抗

在實際板上布線時，它們可以電容或電感耦合至其他跡線和導體。附近導體產生的寄生電容和電感會改變實際布局中的走線阻抗。為了確保您已達到堆疊中所有層的阻抗目標，您需要一個阻抗分析工具來跟蹤整個選定信號網絡中的阻抗。如果在PCB布局中看到不可接受的較大變化，則可以快速選擇走線并調整布線，以消除互連中的這些阻抗變化。

下面顯示了一個示例，其中沿跡線的大阻抗變化以紅色標記。應該調整該區域中跡線之間的間隔，以消除此阻抗變化或使其處于可接受的公差范圍內。您可以在設計規則中定義所需的阻抗容限，布局后阻抗計算器工具將根據所需的阻抗值檢查布線。

模擬部分與數字部分以及您的層堆疊

在上面的討論中，我們僅研究了數字信號，因為它們比模擬系統的要求更高。全模擬板或混合信號板呢？對于模擬板，電源完整性要容易得多，但信號完整性則要困難得多。對于混合信號板，您需要將上面顯示的數字方法與此處介紹的模擬方法結合起來。

數字信號的帶寬可以擴展到某個高頻，通常將拐點頻率作為二進制信號的頻率。拐點頻率大約為0.35 /（上升時間），對于1 ns上升時間的信號，拐點頻率為350 MHz。對于更快的低至約20 ps的數字信號，拐點頻率現在擴展到17.5 GHz。對于模擬信號，帶寬要窄得多，您只需要擔心此帶寬內的電源層阻抗和插入/回波損耗。這使得電源完整性和信號完整性更加容易。超出此帶寬的信號鏈中的任何損耗或高PDN阻抗均可忽略。

高層PCB上IC的電磁仿真模型。

信號隔離

另一種選擇是更高級的，需要使用接地的銅粉或通過圍欄來確保電路板不同部分之間的隔離。如果在模擬走線的旁邊進行地面澆注，那么您剛剛創建了一個共面波導，它具有很高的隔離度，是路由高頻模擬信號的常見選擇。如果要使用圍欄或其他高頻導電隔離結構，則應使用電磁場求解器檢查隔離情況，并確定是否應選擇在不同信號層中進行隔離。

回程計劃

在板上混合模擬和數字信號對跟蹤接地回路的位移電流以及數字和模擬板部分之間的隔離提出了嚴格的要求。電路板的布置應確保模擬返回路徑不會在數字組件附近交叉，反之亦然。這可以像將數字信號和模擬信號分成由各自的接地層分隔的不同層一樣簡單。盡管這會增加成本，但可以確保不同部分之間的隔離。

如果模擬組件是從交流電源汲取的，則模擬組件可能還需要專用的模擬電源板。在電力電子設備之外，這是一種罕見的情況，但是從概念上講，只要您可以分析返回路徑計劃，它就很容易處理。如果將模擬電源部分放在數字部分的上游，并且將其分開放置，則可以避免使用單一電源平面來同時處理兩種信號。如果正確規劃返回路徑，則可以防止不同電源部分和接地部分之間的干擾。對于具有開關穩壓器的直流電源部分，需要將直流部分的開關噪聲與交流部分分開，就像數字信號需要與模擬信號分開一樣。
編輯：hfy