在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PYNQ移植ZCU102詳細流程分析

電子設計 ? 來源:csdn ? 作者:vacajk ? 2020-12-23 10:52 ? 次閱讀

在goggle上搜zcu102 pynq可以找到一些移植方法的信息

0. Prebuilt
PYNQ移植ZCU102編譯好的固件

1. 生成鏡像
git clone
$ git clone https://github.com/Xilinx/PYNQ.git
$ cd PYNQ
$ git checkout v2.3
$ git checkout -b vacajk_dev

檢查依賴環境,qemu,crosstool-ng
$ cd sdbuild/scripts
$ ./setup_host.sh
$ source /opt/pkg/petalinux/settings.sh
$ source /opt/Xilinx/Vivado/2018.2/settings64.sh
$ cd ../../

拷貝ZCU104的配置作為ZCU102來使用,刪除不用的ZCU104petalinux配置
$ cp -rf ./boards/ZCU104 ./boards/ZCU102
$ rm -rf ./boards/ZCU102/petalinux_bsp/
$ mv ./boards/ZCU104/ZCU104.spec ./boards/ZCU102/ZCU102.spec
$ gedit ./boards/ZCU102/ZCU102.spec

修改ZCU102.spec的內容
ARCH_ZCU102 := aarch64
BSP_ZCU102 := xilinx-zcu102-v2018.2-final.bsp
STAGE4_PACKAGES_ZCU102 := ethernet

從官網上下載xilinx-zcu102-v2018.2-final.bsp,復制到./boards/ZCU102目錄下從github下載的腳本能夠完整的生成img文件,并會自動將所有的環境搭建完畢,但是速度很慢,看了PYNQ的官網發現能夠直接下載編譯好的rootfs
這樣僅僅編譯BOOT.bin和只包含kernel的image.ub就可以了。

網上下載的rootfs
如果準備使用下載的rootfs,在這里下載rootfs的鏡像

o4YBAF9uHLyADX4iAAGP-IO00CM228.png

http://www.pynq.io/board.html
https://www.xilinx.com/member/forms/download/xef.html?filename=pynq_root...
解壓后把bionic.aarch64.2.3.img復制到./sdbuild/prebuilt下
如下指令:
$ make boot_files BOARDS=ZCU102
$ make images BOARDS=ZCU102 PREBUILT=./prebuilt/bionic.aarch64.2.3.img

自行生成的rootfs
如果準備自行編譯rootfs,如下指令。比較花時間且網速影響較大
$ make BOARDS=ZCU102

2. 燒寫鏡像
生成的img文件在./sdbuild/output/ZCU102-2.3.img
使用Win32_Disk_Imager將img燒寫到SD卡中

o4YBAF9uHL2AGlWCAAA_s5XwPjg466.png

linux上可以查看SD卡分區及內容,可以看到包含一個FAT32分區用于存放BOOT.bin和image.ub
第二個分區是文件系統,ubunttu 18.04嘗試啟動,使用串口可以看到能夠正常登陸

o4YBAF9uHMGAOMqrAAKYuSMxqHs096.png

通過網頁直接連接訪問ZCU102,輸入密碼xilinx可以打開jupyter-notebook,默認目錄中有各種例子,可以進行嘗試。

pIYBAF9uHMyALBlMAAv_JMvswno672.png

3. 自定義FPGA固件
因為使用的是bsp中的FPGA固件,里面的邏輯外設可能不符合要求,下面重新編輯FPGA固件,測試板上的LED和DIP SWITCH

編輯Vivado工程
使用vivado 2018.2打開xilinx-zcu102-v2018.2-final.bsp中的vivado工程

o4YBAF9uHM2AH98rAACR4GKkKg0489.png

增加兩個AXI_GPIO模塊,分別用于測試led和switch,添加幾個其他ip用于整體系統組成

pIYBAF9uHNOAXwb0AAWo-UtGE5Y722.png

在xdc中添加IO管腳約束。
set_property PACKAGE_PIN AG14 [get_ports {led_8bits_tri_o[0]}]
set_property PACKAGE_PIN AF13 [get_ports {led_8bits_tri_o[1]}]
set_property PACKAGE_PIN AE13 [get_ports {led_8bits_tri_o[2]}]
set_property PACKAGE_PIN AJ14 [get_ports {led_8bits_tri_o[3]}]
set_property PACKAGE_PIN AJ15 [get_ports {led_8bits_tri_o[4]}]
set_property PACKAGE_PIN AH13 [get_ports {led_8bits_tri_o[5]}]
set_property PACKAGE_PIN AH14 [get_ports {led_8bits_tri_o[6]}]
set_property PACKAGE_PIN AL12 [get_ports {led_8bits_tri_o[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led_8bits_tri_o[7]}]
set_property PACKAGE_PIN AN14 [get_ports {dip_switch_8bits_tri_i[0]}]
set_property PACKAGE_PIN AP14 [get_ports {dip_switch_8bits_tri_i[1]}]
set_property PACKAGE_PIN AM14 [get_ports {dip_switch_8bits_tri_i[2]}]
set_property PACKAGE_PIN AN13 [get_ports {dip_switch_8bits_tri_i[3]}]
set_property PACKAGE_PIN AN12 [get_ports {dip_switch_8bits_tri_i[4]}]
set_property PACKAGE_PIN AP12 [get_ports {dip_switch_8bits_tri_i[5]}]
set_property PACKAGE_PIN AL13 [get_ports {dip_switch_8bits_tri_i[6]}]
set_property PACKAGE_PIN AK13 [get_ports {dip_switch_8bits_tri_i[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {dip_switch_8bits_tri_i[7]}]

Create HDL Wrapper,注意zcu102_wrapper.v的內容是否正常,我是刪除了原有的,然后重新生成的。編譯并生成bitstream
完成后使用Export Block Design將bd的tcl生成文件輸出。
拷貝并重命名剛生成的bit和tcl文件,并重命名為:
zcu102_led.bit和zcu102_led.tcl

使用PYTHON測試LED和DIP
使用tftp將剛才的兩個文件復制到板上的目錄中:/home/xilinx/zcu102_test/
$ cd ~/zcu102_test/
$ sudo python3
Python 3.6.5 (default, Apr 1 2018, 05:46:30)
[GCC 7.3.0] on linux
Type "help", "copyright", "credits" or "license" for more information.
>>> from pynq import Overlay
>>> ol = Overlay('zcu102_led.bit')
>>> leds = ol.gpio_leds.channel1
>>> leds[0:8].on()
>>> leds[0:8].off()
>>> sws = ol.gpio_sws.channel1
>>> sws.read()
170
>>> sws.read()
85

如上即可使用python測試led和dip switch

使用jupyter-notebook來進行測試:
import time
from pynq import Overlay

ol = Overlay("./bit/zcu102_led.bit")

leds = ol.gpio_leds.channel1
sws = ol.gpio_sws.channel1

for i in range(256):
leds.write(mask=255, val=i)
time.sleep(0.05)
print("led test finish!")

led test finish!

print("sws status: 0x%08x" % sws.read())

sws status: 0x00000028

4. 問題
問題1:發現在python中使用自動補全時程序崩潰
在python中使用ol = Overlay(‘zcu102_led.bit’)后,輸入ol進行自動補全時會使python程序崩潰。
>>> ol.[ 1491.769317] Bad mode in Error handler detected on CPU0, code 0xbf000002 -- SError
[ 1491.776716] Internal error: Oops - bad mode: 0 [#3] SMP
[ 1491.781922] Modules linked in:
[ 1491.784963] CPU: 0 PID: 4501 Comm: python3 Tainted: G D 4.14.0-xilinx-v2018.2 #1
[ 1491.793466] Hardware name: ZynqMP ZCU102 Rev1.0 (DT)
[ 1491.798416] task: ffffffc877b4c000 task.stack: ffffff80092f8000
[ 1491.804319] PC is at 0x7f9d84b458
[ 1491.807616] LR is at 0x55cc3c
[ 1491.810568] pc : [] lr : [] pstate: 80000000
[ 1491.817946] sp : 0000007fc15c5060
[ 1491.821245] x29: 0000007fc15c5060 x28: 0000007f9945ae00
[ 1491.826540] x27: 0000007f99297e40 x26: 0000000000845578
[ 1491.831836] x25: 0000000000000000 x24: 0000000000860000
[ 1491.837131] x23: 0000007f9c5c0f60 x22: 0000007f9c645230
[ 1491.842426] x21: 000000003b4ccf90 x20: 0000007f9c645282
[ 1491.847721] x19: 0000007f9945ac48 x18: 0000007f9e0d3a70
[ 1491.853017] x17: 00000000005751e0 x16: 0000007f9d8ab650
[ 1491.858312] x15: 00000000000001ff x14: 0000000000000008
[ 1491.863608] x13: 0000007f9a2bc348 x12: 0000000000000000
[ 1491.868903] x11: 0000000000000000 x10: 000000003bb93498
[ 1491.874198] x9 : 000000003bb93490 x8 : 0000000000000001
[ 1491.879493] x7 : 00000000007b5750 x6 : 0000007f9db43008
[ 1491.884789] x5 : 0000007fc15c4a48 x4 : 0000007f9d8b5d58
[ 1491.890084] x3 : 0000007f994cb738 x2 : 5d43e4b8b60b9d00
[ 1491.895380] x1 : 0000007f9d84b458 x0 : 0000007f994cb738
[ 1491.900676] Process python3 (pid: 4501, stack limit = 0xffffff80092f8000)
[ 1491.907448] ---[ end trace fef7a706ca15de64 ]---
Segmentation fault

檢查發現問題出在了Vivado中Zynq UltraScale+ MPSoC模塊的配置有問題,但一直未定位到。。

模塊配置文件:zcu102_ps_conf.tcl

可使用該配置在模塊中進行Apply Configuration,就能解決崩潰問題

o4YBAF9uHNaAV4fCAAJF-M7zZRo890.png

>>> ol.
ol.BS_FPGA_MAN ol.gpio_dict ol.load_ip_data(
ol.BS_FPGA_MAN_FLAGS ol.gpio_leds ol.parse_bit_header(
ol.axi_intc_0 ol.gpio_sws ol.parser
ol.bin_path ol.hierarchy_dict ol.partial
ol.bitfile_name ol.interrupt_controllers ol.reset(
ol.clock_dict ol.interrupt_pins ol.timestamp
ol.convert_bit_to_bin( ol.ip_dict
ol.download( ol.is_loaded(

問題2:發現網絡不能正常連接
啟動以后進入系統,發現沒有eth0網口,感覺是下載的rootfs img沒有加載執行STAGE4_PACKAGES_$(board)定義的ethernet包
查看/sdbuild/packages/ethernet內的文件內容,發現需要將eth0文件放在/etc/network/interfaces.d下
有三種方式:
1. 在格式化sd卡前,直接在linux內編輯鏡像,并復制eth0到指定位置
2. 在串口控制臺使用vim編輯文本,并復制到指定位置
3. 使用sudo ifconfig eth0 up && sudo ifconfig eth0 192.168.2.99 先使能網絡然后用tftp將eth0文件復制到指定位置

eth0文件內容如下:
auto eth0
iface eth0 inet dhcp auto eth0:1
iface eth0:1 inet static
address 192.168.2.99
netmask 255.255.255.0

編輯完成后,重啟板子,即可看到網卡信息
xilinx@pynq:~$ ifconfig
eth0: flags=4163 mtu 1500
inet 192.168.2.110 netmask 255.255.255.0 broadcast 192.168.2.255
inet6 fe80::f4e8:61ff:fe39:2f29 prefixlen 64 scopeid 0x20
ether f6:e8:61:39:2f:29 txqueuelen 1000 (Ethernet)
RX packets 1207 bytes 1082085 (1.0 MB)
RX errors 0 dropped 0 overruns 0 frame 0
TX packets 1180 bytes 106838 (106.8 KB)
TX errors 0 dropped 0 overruns 0 carrier 0 collisions 0
device interrupt 31
eth0:1: flags=4163 mtu 1500
inet 192.168.2.99 netmask 255.255.255.0 broadcast 192.168.2.255
ether f6:e8:61:39:2f:29 txqueuelen 1000 (Ethernet)
device interrupt 31
lo: flags=73 mtu 65536
inet 127.0.0.1 netmask 255.0.0.0
inet6 ::1 prefixlen 128 scopeid 0x10
loop txqueuelen 1000 (Local Loopback)
RX packets 191 bytes 22047 (22.0 KB)
RX errors 0 dropped 0 overruns 0 frame 0
TX packets 191 bytes 22047 (22.0 KB)
TX errors 0 dropped 0 overruns 0 carrier 0 collisions 0

eth0為dhcp得到的ip地址。
eth0:1為靜態ip地址

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21802

    瀏覽量

    606390
  • Vivado
    +關注

    關注

    19

    文章

    815

    瀏覽量

    66923
  • zcu102
    +關注

    關注

    0

    文章

    24

    瀏覽量

    7231
收藏 人收藏

    評論

    相關推薦

    PCB設計全攻略:必備資料與詳細流程解析

    的PCB設計不僅能夠確保電子產品的性能和可靠性,還能有效降低生產成本和簡化生產流程。本文將介紹PCB設計需要提供的資料以及詳細的設計流程,幫助工程師們更好地完成PCB設計任務。 一、PCB設計需要提供的資料 1. 電路原理圖 -
    的頭像 發表于 02-06 10:00 ?91次閱讀

    RE超標之整機定位詳細流程

    全面記錄測試過程、數據分析、問題定位、解決方案及其實施效果等關鍵環節。報告需清晰闡述RE超標問題的具體情況,包括超標程度、影響范圍及潛在后果,并詳細說明所采用的定位方法、測試設備、測試環境及測試步驟
    發表于 12-16 14:44 ?0次下載

    時源芯微——RE超標整機定位與解決詳細流程

    一、初步測量與問題確認使用專業的電磁輻射測量設備,對整機的輻射發射進行精確測量。確認是否存在RE超標問題,并記錄超標頻段和幅度。二、電纜檢查與處理若存在信號電纜:步驟一:拔掉所有信號電纜,僅保留電源線,再次測量整機的輻射發射。若測量合格:判定問題出在信號電纜上,可能是電纜的共模電流導致。逐一連接信號電纜,每次連接后測量,定位具體哪根電纜或接口導致超標。對問題
    發表于 12-12 10:06 ?0次下載

    請問ADC12DJ3200EVM可以搭配Xilinx ZCU111開發板使用嗎?

    ADC12DJ3200EVM可以搭配Xilinx ZCU111開發板使用嗎?
    發表于 11-27 07:20

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業、視頻和通信應用設計。AMD/Xilinx MPSoC ZCU102 評估套件采用
    的頭像 發表于 11-20 15:32 ?567次閱讀
    AMD/Xilinx Zynq? UltraScale+ ? MPSoC <b class='flag-5'>ZCU102</b> 評估套件

    基于PYNQ和機器學習探索MPSOC筆記

    新版本中,不僅僅介紹了MPSOC的體系結構和應用場景,更是結合當前應用最廣的PYNQ框架和機器學習應用進行分析。作為一本不可多得的免費電子英文書籍,本書既是使用Zynq MPSoC的開發人員的實用指南
    的頭像 發表于 11-16 11:32 ?402次閱讀
    基于<b class='flag-5'>PYNQ</b>和機器學習探索MPSOC筆記

    Huffman壓縮算法概述和詳細流程

    Huffman壓縮算法是一種基于字符出現頻率的編碼算法,通過構建Huffman樹,將出現頻率高的字符用短編碼表示,出現頻率低的字符用長編碼表示,從而實現對數據的壓縮。
    的頭像 發表于 10-21 13:48 ?339次閱讀

    租用云數據庫違法嗎?租用流程和注意事項集錦

    租用云數據庫違法嗎?租用云數據庫本身并不違法,但用戶需要遵守相關法律法規和服務商的管理規則,不得用于違法活動。以下是關于租用云數據庫的詳細流程和注意事項:
    的頭像 發表于 10-16 10:28 ?252次閱讀

    ZCU106評估板用戶指南

    電子發燒友網站提供《ZCU106評估板用戶指南.pdf》資料免費下載
    發表于 09-10 10:17 ?1次下載

    自動售貨機MDB協議中文解析(七)MDB-RS232控制紙幣器的詳細流程和解析

    自動售貨機MDB協議中文解析(七)MDB-RS232控制紙幣器的詳細流程和解析
    的頭像 發表于 09-09 10:04 ?737次閱讀

    使用PYNQ訓練和實現BNN

    使用 PYNQ 可以輕松在 FPGA 上實現加速 AI/ML,而無需編寫一行 HDL!讓我們看看如何做到這一點。
    的頭像 發表于 08-05 17:15 ?634次閱讀
    使用<b class='flag-5'>PYNQ</b>訓練和實現BNN

    PCBA加工打樣流程詳解,看這一篇就夠了

    PCBA打樣。接下來帶大家深入了解PCBA打樣的詳細流程,以幫助客戶更好地理解整個生產過程。 PCBA打樣流程解析 第一步:客戶訂單 整個PCBA打樣流程始于客戶向信賴的電子加工廠下訂單。在訂單中,客戶會
    的頭像 發表于 07-25 09:23 ?456次閱讀

    現場可編程門陣列設計流程

    現場可編程門陣列(FPGA)設計流程是一個綜合性的過程,它涵蓋了從需求分析到最終實現的各個環節。下面將詳細介紹FPGA設計流程的主要步驟。
    的頭像 發表于 03-16 16:38 ?2019次閱讀

    vivado2017中找不到ZCU102對應的板卡,求解決和分享,應該如何解決

    vivado2017中找不到ZCU102對應的板卡,求解決和分享,應該如何解決
    發表于 02-29 17:31

    【鴻蒙】標準系統移植指南

    標準系統移植指南 本文描述了移植一塊開發板的通用步驟,和具體芯片相關的詳細移植過程無法在此一一列舉。后續社區還會陸續發布開發板移植的實例供開
    的頭像 發表于 02-27 14:36 ?1014次閱讀
    【鴻蒙】標準系統<b class='flag-5'>移植</b>指南
    主站蜘蛛池模板: 欲色啪| 天天干天天插天天射 | 久久激情五月 | 艹逼免费视频 | 一级毛片黄色 | 美国一级毛片片aa久久综合 | 香蕉视频在线观看国产 | 玖操在线 | 午夜色大片 | 亚洲一区二区三区中文字幕 | 72种姿势欧美久久久久大黄蕉 | 乱高h辣黄文np公交车 | 天堂男人在线 | 亚洲一区日韩一区欧美一区a | 欧洲色| 两性色午夜视频免费老司机 | 色色色色色色色色色色色 | 天天干夜夜添 | 免费人成在线观看视频色 | 国产精品三级国语在线看 | 亚洲黄网址 | 午夜aaaaaaaaa视频在线 | 天天干夜夜添 | 久久夜色精品国产飘飘 | 免费观看a毛片一区二区不卡 | 国产小视频在线高清播放 | 天天爽天天 | 婷婷五月情 | 成人网视频免费播放 | 日日干干| 亚洲国产精品婷婷久久 | 伊人91在线 | 天堂在线视频网站 | 69久久夜色精品国产69小说 | 91极品女神私人尤物在线播放 | 国产五月婷婷 | 国产午夜精品一区二区理论影院 | 亚洲一区二区三区四区在线观看 | 狠狠操人人 | 在线观看国产久青草 | 四虎国产成人亚洲精品 |