74LS74內(nèi)含兩個獨立的D上升沿雙d觸發(fā)器，每個觸發(fā)器有數(shù)據(jù)輸入（D）、置位輸入（）復(fù)位輸入（）、時鐘輸入（CP）和數(shù)據(jù)輸出（Q）。的低電平使輸出預(yù)置或清除，而與其它輸入端的電平無關(guān)。當(dāng)均無效（高電平式）時，符合建立時間要求的D數(shù)據(jù)在CP上升沿作用下傳送到輸出端。

74ls74雙d觸發(fā)器引腳圖

在ttl電路中，比較典型的d觸發(fā)器電路有74ls74。74ls74是一個邊沿觸發(fā)器數(shù)字電路器件，每個器件中包含兩個相同的、相互獨立的邊沿觸發(fā)d觸發(fā)器電路模塊。

74ls74雙D觸發(fā)器功能測試

74ls74雙D觸發(fā)器是一個具有記憶功能的，具有兩個穩(wěn)定狀態(tài)的信息存儲器件，是構(gòu)成多種時序電路的最基本邏輯單元，也是數(shù)字邏輯電路中一種重要的單元電路。

D觸發(fā)器的次態(tài)取決于觸發(fā)前D端的狀態(tài)，即次態(tài)=D。因此，它具有置0、置1兩種功能。

（文章內(nèi)容整合自單片機教程網(wǎng)huqin和百度文庫）

編輯：hfy