說起debug(調(diào)試),這可能是令所有開發(fā)者抓狂且繞不開的永恒話題,相信每個驗證開發(fā)者都有很多debug經(jīng)歷可以吐槽,因為這確實是一個似乎看不到盡頭的艱難挑戰(zhàn)。
調(diào)試的過程極為復雜且結(jié)果不可預測:首先通過對RTL或者門級模型輸入激勵來驗證模型是否按預期運行。如果未按預期運行,則該事件將被標記為錯誤。如果錯誤發(fā)生在驗證平臺,很有可能需要重寫代碼或重新運行,如果錯誤發(fā)生在設計中,對于比較淺顯的錯誤還好說,運行幾個仿真周期就可以找到,但若錯誤非常極端且隱蔽,則可能要運行數(shù)百萬個仿真周期。由于bug所在位置和涉及的代碼行數(shù)的不同,找出bug的時間自然也會大不相同。
因此,擴大調(diào)試的覆蓋范圍、提高調(diào)試過程的速度和準確性,是最需要解決的驗證挑戰(zhàn)之一。我們將在下文中分享如何利用調(diào)試工具,以及先進的調(diào)試技術(shù)幫助開發(fā)者簡化整個調(diào)試過程。
是什么導致了芯片調(diào)試的復雜性?
在人工智能(AI)、機器學習(ML)和高性能計算(HPC)等新興應用的推動下,芯片變得越來越大且越來越復雜,調(diào)試難度也急劇增加。
目前我們已經(jīng)實現(xiàn)了:
芯片由數(shù)百個IP模塊和子系統(tǒng)組成(包括復雜的協(xié)議和內(nèi)存),部分由內(nèi)部開發(fā),部分通過現(xiàn)貨購買
不同模塊和電源域之間,硬件和嵌入式軟件之間實現(xiàn)更復雜的交互
各種新的、特定領域的架構(gòu)
芯片尺寸是影響調(diào)試復雜性的因素之一,但對調(diào)試過程影響更大的是芯片功能。比如,在小規(guī)模設計中可能需要數(shù)千個并行發(fā)生的不同事件來對特定條件進行仿真,要隔離漏洞就需要檢查這些并行事件以確定問題到底出在哪里。芯片的終端應用也會影響調(diào)試過程。例如,用于手機的低功耗芯片的設計與嵌入式處理器的設計就大不相同。對于嵌入式處理器設計,開發(fā)者可能會希望借助RTL來調(diào)試C語言/匯編代碼,而在低功耗設計中,當設計的一部分電路掉電后,便可插入處理器設計中未使用的隔離單元或其他功耗保持技術(shù)。
因此智能的調(diào)試工具是必須的,尤其對于汽車等對功能安全合規(guī)性要求極高的應用來說,精細的調(diào)試更加重要。
AI加速鎖定
讓芯片設計失敗的罪魁禍首
要找到芯片設計中的bug并非易事,原因之一是需要分析和理解的信號太多了。如果沒有好用的功能調(diào)試工具就有可能需要進行成千上萬次的仿真和測試來驗證設計,而且每一次測試都會產(chǎn)生大量數(shù)據(jù),必須要進一步分析才能從中找出漏洞,這就是為什么說開發(fā)者一般會進入一個沒完沒了的調(diào)試周期,調(diào)試效率比較低。
而事實證明,在效率方面,AI和ML一直具備顯著優(yōu)勢,它們能夠快速地從大量數(shù)據(jù)中發(fā)現(xiàn)問題核心,AI增強的調(diào)試器可以根據(jù)它們的特征對錯誤進行分段,并生成一個更易于管理的數(shù)字來預估根本原因。
現(xiàn)在,通過使用基于ML的Verdi回歸調(diào)試自動化技術(shù),這些暢想將得以實現(xiàn)。
Verdi讓芯片調(diào)試更加省時省力
新思科技通過Verdi自動化調(diào)試系統(tǒng)(Verdi SoC調(diào)試平臺的核心)為所有設計和驗證流程提供全面調(diào)試。該系統(tǒng)具有20億門級的設計容量,并定期更新,增加新功能。Verdi自動化調(diào)試系統(tǒng)通常可以減少50%以上的調(diào)試時間,開發(fā)者因此可以將更多精力集中在其他更重要的任務中。此外,Verdi系統(tǒng)的高效率還可以支持開發(fā)者跨域、跨抽象級別進行查找及修復bug。
Verdi自動調(diào)試系統(tǒng)是新思科技 Verification Continuum的一部分。新思科技Verification Continuum是一系列解決方案的組合,旨在幫助開發(fā)者在早期快速發(fā)現(xiàn)設計缺陷,更早開始對系統(tǒng)進行驗證。
結(jié) 語
開發(fā)者通常面臨著復雜調(diào)試和上市時間等多重壓力,我們完全可以將勞動密集型任務自動化,通過先進的調(diào)試技術(shù)——Verdi自動調(diào)試系統(tǒng)來實現(xiàn)全面覆蓋高效調(diào)試以及簡便應用等調(diào)試需求,徹底破解難題,加速芯片上市。
原文標題:快、準、狠,Verdi 自動解決 debug 難題,釋放芯片生產(chǎn)力
文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
審核編輯:湯梓紅
-
芯片
+關注
關注
459文章
52091瀏覽量
435380 -
模塊
+關注
關注
7文章
2782瀏覽量
49415 -
調(diào)試
+關注
關注
7文章
603瀏覽量
34494
原文標題:快、準、狠,Verdi 自動解決 debug 難題,釋放芯片生產(chǎn)力
文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
RISC-V JTAG:開啟MCU 芯片調(diào)試之旅

恩智浦分享Zephyr調(diào)試技巧
前端調(diào)試實踐

Dali通信系統(tǒng)的調(diào)試指南
自動控制系統(tǒng)的調(diào)試方法 自動控制系統(tǒng)與傳統(tǒng)控制系統(tǒng)的比較
伺服系統(tǒng)調(diào)試技巧與注意事項
[電源調(diào)試分享]-調(diào)試溫升及效率問題
![[電源<b class='flag-5'>調(diào)試</b>分享]-<b class='flag-5'>調(diào)試</b>溫升及效率問題](https://file.elecfans.com/web2/M00/98/E8/pYYBAGQSd3CAQ_m2AAATLnSsL_k715.png)
如何進行硬件調(diào)試?

天拓四方:PLC遠程調(diào)試網(wǎng)關簡介
解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗證之路

FPD link系統(tǒng)概念與診斷調(diào)試方法

數(shù)字電源的低壓調(diào)試和高壓調(diào)試
SpeedDP! 超便利AI自動圖像標注工具 功能豐富、省時省力

新思科技Verdi調(diào)試平臺的功能

評論