LS和CMOS之間高電平的不兼容性
警告:
請(qǐng)注意LS和CMOS之間的高電平的不兼容性。
TTL: VOH min =2.7V
CMOS: VIH min =3.5V
潛在問(wèn)題:
一個(gè)由TTL電路產(chǎn)生的高電平將被CMOS電路視為低電平。
預(yù)防措施:
添加一個(gè)上拉電阻器來(lái)增加高電平。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
CMOS
+關(guān)注
關(guān)注
58文章
5940瀏覽量
237885 -
高電平
+關(guān)注
關(guān)注
6文章
180瀏覽量
21865
原文標(biāo)題：LS 與CMOS高電平的不兼容性
文章出處：【微信號(hào)：QCDZYJ，微信公眾號(hào)：汽車(chē)電子工程知識(shí)體系】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
工業(yè)物聯(lián)網(wǎng)平臺(tái)的兼容性有哪些
工業(yè)物聯(lián)網(wǎng)平臺(tái)的兼容性體現(xiàn)在多個(gè)方面，包括設(shè)備、網(wǎng)絡(luò)、數(shù)據(jù)、應(yīng)用和系統(tǒng)等，以下是具體介紹： 設(shè)備兼容性 支持多種類(lèi)型設(shè)備：工業(yè)物聯(lián)網(wǎng)平臺(tái)需要兼容各種不同類(lèi)型的工業(yè)設(shè)備，如傳感器、執(zhí)行器、PLC
電磁兼容性原理與設(shè)計(jì)
電磁兼容性（EMC）原理與設(shè)計(jì)主要涉及電子設(shè)備在電磁環(huán)境中的正常工作能力，以及如何避免對(duì)其他設(shè)備產(chǎn)生不可接受的電磁干擾
發(fā)表于 04-08 15:04
?5次下載
硬件基礎(chǔ)篇——TTL與CMOS電平
TTL 驅(qū)動(dòng) 3.3V CMOS可以直接驅(qū)動(dòng)。
2、3.3V/5V TTL 驅(qū)動(dòng) 5V CMOS 高電平輸出大于2.4V，如果落在2.4V至3.5V之間，
發(fā)表于 03-22 15:21
TTL電平與信號(hào)降噪技術(shù)的區(qū)別
。 功耗 ：TTL電路的功耗相對(duì)較高，因?yàn)樗鼈兪褂秒p極型晶體管（BJT）。 速度 ：TTL電路的速度相對(duì)較慢，因?yàn)榫w管的開(kāi)關(guān)速度有限。 兼容性 ：TTL電平與其他類(lèi)型的邏輯電平（如CMOS
使用TTL電平時(shí)的常見(jiàn)問(wèn)題
問(wèn)題 問(wèn)題描述： 在不同TTL電路或TTL與CMOS電路之間進(jìn)行接口時(shí)，可能會(huì)出現(xiàn)電平不兼容的問(wèn)題。 解決方案： 使用
TTL電平與高電平信號(hào)的轉(zhuǎn)換
在電子工程領(lǐng)域，信號(hào)電平的轉(zhuǎn)換是一個(gè)常見(jiàn)的需求，尤其是在不同技術(shù)標(biāo)準(zhǔn)之間。TTL（晶體管-晶體管邏輯）電平和高電平信號(hào)是兩種不同的電平標(biāo)準(zhǔn)，
BNC插頭尺寸指南：標(biāo)準(zhǔn)尺寸與兼容性分析
德索工程師說(shuō)道在電子設(shè)備連接領(lǐng)域，BNC插頭作為一種常見(jiàn)的同軸電纜連接器，其尺寸規(guī)格和兼容性直接影響到設(shè)備的正常運(yùn)行與連接效果。對(duì)于工程師和相關(guān)技術(shù)人員而言，深入了解BNC插頭的尺寸標(biāo)準(zhǔn)與兼容性至關(guān)重要。
電磁兼容性基礎(chǔ)知識(shí)
電磁兼容性(EMC)確保多個(gè)電子設(shè)備在相同的電磁環(huán)境中能夠正常工作，不會(huì)相互干擾。
EE-313：28x28 MQFP和LQFP封裝之間的焊盤(pán)模式兼容性
電子發(fā)燒友網(wǎng)站提供《EE-313：28x28 MQFP和LQFP封裝之間的焊盤(pán)模式兼容性.pdf》資料免費(fèi)下載
發(fā)表于 01-07 14:22
?0次下載
Testin云測(cè)中標(biāo)哈爾濱銀行兼容性測(cè)試項(xiàng)目
近日，Testin云測(cè)成功中標(biāo)哈爾濱銀行手機(jī)銀行APP和手機(jī)銀行5.0版本升級(jí)兼容性測(cè)試服務(wù)項(xiàng)目！此次中標(biāo)不僅展現(xiàn)了Testin云測(cè)在兼容性測(cè)試方面的技術(shù)實(shí)力，也體現(xiàn)了深度服務(wù)客戶(hù)、持續(xù)創(chuàng)新的承諾。
高電平輸入和低電平輸入是什么意思
在現(xiàn)代電子系統(tǒng)中，數(shù)字電路扮演著至關(guān)重要的角色。這些電路處理的是二進(jìn)制信號(hào)，即由邏輯“1”和邏輯“0”組成的信號(hào)。這些邏輯狀態(tài)通常通過(guò)電壓水平來(lái)表示，其中高電平代表邏輯“1”，低電平代表邏輯“0
芯片引腳懸空是高電平還是低電平
受到周?chē)娐翻h(huán)境和噪聲的影響，表現(xiàn)出隨機(jī)性。在一些情況下，引腳懸空可能會(huì)被視為高電平或低電平，但這并不是絕對(duì)的，而是取決于具體的電路設(shè)計(jì)和環(huán)境。 其次，對(duì)于某些芯片來(lái)說(shuō)，其內(nèi)部可能集成了上拉電阻或下拉電阻，這些
高電平和低電平輸入有什么區(qū)別
在數(shù)字電子學(xué)中，高電平和低電平是兩種基本的信號(hào)狀態(tài)，它們分別代表二進(jìn)制數(shù)字1和0。這兩種電平狀態(tài)在數(shù)字電路設(shè)計(jì)、通信和計(jì)算機(jī)系統(tǒng)中扮演著至關(guān)重要的角色。 高電平和低
risc-v的mcu對(duì)RTOS兼容性如何
RISC-V的MCU對(duì)RTOS（實(shí)時(shí)操作系統(tǒng)）的兼容性主要取決于多個(gè)因素，包括RTOS的版本、RISC-V指令集的實(shí)現(xiàn)、以及芯片制造商提供的支持。以下是關(guān)于RISC-V的MCU對(duì)RTOS兼容性的一些
發(fā)表于 05-27 16:26
工商網(wǎng)監(jiān)
評(píng)論