在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在工程的XDC文件里加入GT位置約束

FPGA技術江湖 ? 來源:XILINX開發者社區 ? 作者:XILINX開發者社區 ? 2022-03-18 11:10 ? 次閱讀

Step 1

首先,打開最新版本的Vivado(當前為2021.2):

1. 新建一個Vivado工程,將器件直接選定為board – VPK120。

2. 接著新加入一個以太網IP core,選好自己所需要的IP配置,本文以MRMAC IP為例,并在以太網IP的GT配置那頁,選擇GTM和156.25MHz時鐘

3. 然后就可以右鍵點擊IP,選擇Open IP Example Design…

Step 2

例子工程產生完畢之后,在工程的XDC文件里加入GT位置約束和參考時鐘位置約束,示例如下:

set_property PACKAGE_PIN AF45 [get_ports gt_ref_clk_p]

set_property PACKAGE_PIN BG52 [get_ports {gt_rxp_in[0]}]

1. 這個參考時鐘是VPK120板上自帶的,可進行配置,產生不同頻率的參考時鐘。

2. 另外,VPK120板上有2個QSFP-DD光模塊插槽,此處GT的(管腳)位置約束,正是為了將GT選在其中一個光模塊插槽上面,方便之后的硬件上面連接使用。

Step 3

等該例子工程跑完綜合,實現,并產生bit文件之后,請將PDI文件加載到你的VPK120里面:

1. 工程上板之后,接下來第一步,我們要利用IP內部自帶的in-system IBERT,先確認鏈路是否暢通,能正常工作。點擊Serial I/O Link這一頁里面的create links,將Quad_203里的4路GT全部添加為New Links。

a.全部設為Near-End PCS(如果外部光模塊和光纖已經都接上了,此處可選None;建議先做Near-End PCS,再做None)。

b.TX和RX Pattern,全部設為PRBS31(一般8B10B數據應用選擇PRBS7,而64B66B數據則選PRBS31)。

c.分別做下整個的TX Reset和RX Reset。

d.檢查PLL鎖定,線速率和TX/RXUSERCLK頻率正確,Bits增加,Errors保持,以及BER不斷減小,即可確認鏈路工作正常。

84087cf4-a668-11ec-952b-dac502259ad0.png

e.如果PLL無法鎖定,請確認參考時鐘頻率是否已經設置正確,以及之前添加的GT和時鐘位置約束是否已經正確起效。

f.如果PLL鎖定,線速率也正確,但是誤碼不斷增加,尤其是在loopback關閉的模式中,請先按照GT的調試過程,如調節TX預加重等,調好板上SI,確保沒有誤碼。

2. 鏈路OK之后,將TX/RX Pattern改回User Design,并依次做一下TX Reset和RX Reset。然后我們就可以通過讀取MRMAC內部寄存器,確認以太網的link是否已經能成功連接,起來工作了。

a.打開xsdb,然后connect。

b.再ta 1,選擇Versal xcvp1202。

c.最后就可以讀取MRMAC寄存器狀態了,下面給出了一組讀寫寄存器的示例,在做了簡單的復位后,直接讀了下以太網的RX狀態。

d.這里提供的是一組讀寫寄存器命令的示例,請按照自己的IP配置,讀寫相應的寄存器。寄存器具體定義,可以在mrmac_registers.csv文件里面找到(注意下面地址經過十六進制和十進制的轉換)。

mwr -force 2752053252 0x00000FFF
mwr -force 2752053256 0x40000A24
mwr -force 2752053264 0x00000033
mwr -force 2752053260 0x00000C03
mwr -force 2752053456 0x00000000
mwr -force 2752057552 0x00000000
mwr -force 2752061648 0x00000000
mwr -force 2752065744 0x00000000
mwr -force 2752053252 0x00000000
mwr -force 2752053292 0x00000001
mwr -force 2752512000 0x00000F02
mwr -force 2752512000 0x00000002
mrd -force 2752577544
mwr -force 2752055108 0xFFFFFFFF
mwr -force 2752059204 0xFFFFFFFF
mwr -force 2752063300 0xFFFFFFFF
mwr -force 2752067396 0xFFFFFFFF
mrd -force 2752055108
mrd -force 2752059204
mrd -force 2752063300
mrd -force 2752067396

e.最后,可以得到正確結果如下,說明MRMAC已經link up了:

xsdb% mrd -force 2752055108

A4090744: 00010007

原文標題:如何在VPK120上實現MRMAC以太網IP

文章出處:【微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

審核編輯:彭菁

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 以太網
    +關注

    關注

    40

    文章

    5465

    瀏覽量

    172822
  • 光模塊
    +關注

    關注

    77

    文章

    1284

    瀏覽量

    59261
  • Vivado
    +關注

    關注

    19

    文章

    815

    瀏覽量

    66921

原文標題:如何在VPK120上實現MRMAC以太網IP

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    無法在XDC文件中設置maxdelay約束

    XDC文件中設置maxdelay約束。 (摘自ug911:MAXDELAY:Vivado Design Suite在XDC中不支持此約束。)
    發表于 10-25 15:17

    關于XDC約束文件,你需要知道的幾點

    Constraints)之外,還加入了XILINX FPGA特有的位置物理約束等特性。以下是在實際使用中,經歷過一些經驗教訓后,體會的幾點我們在組織XDC
    發表于 02-08 02:10 ?5272次閱讀

    FPGA設計約束技巧之XDC約束之I/O篇(下)

    XDC中的I/O約束雖然形式簡單,但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應用特性決定了其在接口上有多種構建和實現方式,所以從UCF到XDC的轉換過程中,最具挑戰的可以說
    發表于 11-17 19:01 ?7543次閱讀
    FPGA設計<b class='flag-5'>約束</b>技巧之<b class='flag-5'>XDC</b><b class='flag-5'>約束</b>之I/O篇(下)

    XDC的時鐘約束及優勢

    Xilinx?的新一代設計套件 Vivado 中引入了全新的約束文件 XDC,在很多規則和技巧上都跟上一代產品 ISE 中支持的 UCF 大不相同,給使用者帶來許多額外挑戰。Xilinx 工具專家
    發表于 11-18 03:59 ?3671次閱讀

    XDC約束及物理約束的介紹

    觀看視頻,了解和學習有關XDC約束,包括時序,以及物理約束相關知識。
    的頭像 發表于 01-07 07:10 ?6312次閱讀
    <b class='flag-5'>XDC</b><b class='flag-5'>約束</b>及物理<b class='flag-5'>約束</b>的介紹

    XDC時鐘約束的三種基本語法

    XDC 是 Xilinx Design Constraints 的簡寫,但其基礎語法來源于業界統一的約束規范SDC。XDC 在本質上就是 Tcl 語言,但其僅支持基本的 Tcl 語法如變量、列表
    的頭像 發表于 01-30 17:29 ?9741次閱讀

    Vivado IDE全面了解XDC文件約束順序

    Vivado IDE約束管理器將任何已編輯的約束保存回XDC文件中的原始位置,但不會保存在Tcl腳本中。 任何新
    的頭像 發表于 11-13 10:53 ?4265次閱讀
    Vivado IDE全面了解<b class='flag-5'>XDC</b><b class='flag-5'>文件</b>的<b class='flag-5'>約束</b>順序

    Vivado中XDC文件約束順序

    很對人在使用Vivado時喜歡使用多個約束文件對整個工程進行約束,同時Vivado允許設計者使用一個或多個約束
    的頭像 發表于 10-13 16:56 ?6989次閱讀

    Vivado設計約束功能概述

    XDC約束可以用一個或多個XDC文件,也可以用Tcl腳本實現;XDC文件或Tcl腳本都要
    的頭像 發表于 06-30 11:27 ?3940次閱讀

    XDC約束技巧之時鐘篇

    Xilinx的新一代設計套件Vivado中引入了全新的約束文件 XDC,在很多規則和技巧上都跟上一代產品 ISE 中支持的 UCF 大不相同,給使用者帶來許多額外挑戰。Xilinx 工具專家告訴你,其實用好
    的頭像 發表于 03-28 09:51 ?2750次閱讀

    XDC約束技巧之CDC篇

    上一篇《XDC 約束技巧之時鐘篇》介紹了 XDC 的優勢以及基本語法,詳細說明了如何根據時鐘結構和設計要求來創建合適的時鐘約束。我們知道 XDC
    的頭像 發表于 04-03 11:41 ?2235次閱讀

    XDC約束技巧之I/O篇(上)

    XDC 約束技巧之時鐘篇》中曾對 I/O 約束做過簡要概括,相比較而言,XDC 中的 I/O 約束雖然形式簡單,但整體思路和
    的頭像 發表于 04-06 09:53 ?1453次閱讀

    XDC約束技巧之I/O篇(下)

    繼《XDC 約束技巧之 I/O 篇(上)》詳細描述了如何設置 Input 接口 約束后,我們接著來聊聊怎樣設置 Output 接口約束,并分析 UCF 與
    的頭像 發表于 04-10 11:00 ?1236次閱讀

    何在Vivado中添加時序約束呢?

    今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、時序約束
    的頭像 發表于 06-26 15:21 ?4356次閱讀
    如<b class='flag-5'>何在</b>Vivado中添加時序<b class='flag-5'>約束</b>呢?

    SMT32的HEX文件里加入固件版本的方法

    SMT32的HEX文件里加入固件版本的方法
    的頭像 發表于 09-18 15:34 ?750次閱讀
    SMT32的HEX<b class='flag-5'>文件</b><b class='flag-5'>里加入</b>固件版本的方法
    主站蜘蛛池模板: 欧美freesex10一13 | 69性xxxxfreexxxx | 一区二区在线观看高清 | 精品福利视频网 | 天天摸天天做 | 午夜精品在线 | 1024国产欧美日韩精品 | 国产午夜小视频 | 欧美一区二区三区在线 | 最近最新中文字幕6页 | 搜索黄色录像 | 午夜影院观看 | 久久国产精品网 | 羞羞漫画喷水漫画yy漫画 | 国产一级特黄高清免费大片 | 免费抓胸吻胸激烈视频网站 | 欧美色视频网 | 老师受不了了好硬好大 | 特黄a大片免费视频 | 成人国产精品毛片 | 亚洲亚洲人成网站在线观看 | 国产午夜视频在线观看第四页 | 久热精品在线视频 | 亚洲欧美视频二区 | 亚洲精品在线免费观看视频 | 98色花堂国产第一页 | 性生交酡| 精品视频一区二区三区四区五区 | 永久毛片 | 欧美爆操 | 你懂的网址免费国产 | 99xxxx开心| 全部免费特黄特色大片农村 | 亚洲第一成年网 | 2021国产成人精品久久 | 免费啪视频在线观看 | 91大神在线看 | 亚洲综合天堂网 | 国产精品视频网站你懂得 | 黄色成人在线 | 白嫩美女一级高清毛片免费看 |