世芯電子完整體現(xiàn)了其在先進(jìn)FinFET（先進(jìn)鰭式場效電晶體）的技術(shù)組合并且成功完成在臺(tái)積電7/6/5納米的流片。除了先進(jìn) FinFET的技術(shù)組合，世芯的ASIC整體設(shè)計(jì)解決方案更是涵蓋了全方位一流的IP種類和先進(jìn)封裝技術(shù)。世芯在7/6/5納米的ASIC設(shè)計(jì)上能特別專注于具有數(shù)十億邏輯門數(shù)的超大規(guī)模/尺寸IC設(shè)計(jì)。這些先進(jìn)的IC主要用于人工智能、高性能計(jì)算、網(wǎng)絡(luò)及存儲(chǔ)應(yīng)用等領(lǐng)域。

擁有一套經(jīng)過自身驗(yàn)證的芯片設(shè)計(jì)流程和法則，是世芯成功的關(guān)鍵。它不僅能優(yōu)化功耗、性能和面積的設(shè)計(jì)，同時(shí)還能符合客戶嚴(yán)格的流片計(jì)劃要求。世芯完整的7/6/5納米設(shè)計(jì)能力包括大規(guī)模芯片設(shè)計(jì)里必要的分區(qū)和簽核、測試設(shè)計(jì)流程，以及一套涵蓋了全面系統(tǒng)協(xié)同設(shè)計(jì)簽核的中介層/基板設(shè)計(jì)的完整2.5D封裝設(shè)計(jì)流程。

世芯的創(chuàng)新封裝服務(wù)也涵蓋信號(hào)/電源仿真及熱仿真（SI/PI），能提供即插即用的流片后解決方案，以減少基板層和由此產(chǎn)生的材料成本。這樣產(chǎn)生的7/6/5納米IC具有更精確的功率和熱估算流程，能避免流片后的失敗，在高功率設(shè)計(jì)中尤其關(guān)鍵。

世芯完整的5納米“設(shè)計(jì)到交付”方法側(cè)重于最大限度地縮短設(shè)計(jì)周期。其中的實(shí)體設(shè)計(jì)像是芯粒（Chiplet）技術(shù)平臺(tái)、高性能計(jì)算IP組合含世芯的D2D APLink IP、IP子系統(tǒng)集成服務(wù)，以及最新的2.5D異構(gòu)封裝技術(shù)等。

“世芯的優(yōu)勢(shì)一直是先進(jìn)工藝芯片設(shè)計(jì)。在7納米系統(tǒng)芯片項(xiàng)目的設(shè)計(jì)流片量產(chǎn)上，我們與客戶再次合作并取得了100%的流片成功率。”世芯總裁兼首席執(zhí)行官沈翔霖表示，“我們的設(shè)計(jì)和驗(yàn)證法則乃經(jīng)過嚴(yán)格認(rèn)證，亦源于我們企業(yè)文化一貫秉持的核心服務(wù)理念”。

審核編輯 ：李倩