在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA可重構(gòu)技術(shù)——FPGA芯片

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2022-04-26 10:38 ? 次閱讀

FPGA可重構(gòu)技術(shù)就是通過上位機(jī)控制在FPGA運(yùn)行過程中加載不同的Bitstream文件,F(xiàn)PGA芯片根據(jù)文件內(nèi)的不同邏輯將內(nèi)部的資源全部或部分進(jìn)行重新配置以達(dá)到多種功能任務(wù)動態(tài)切換的目標(biāo),從而提高了使用FPGA進(jìn)行開發(fā)的靈活度。

FPGA芯片本身就具有可以反復(fù)擦寫的特性,允許FPGA開發(fā)者編寫不同的代碼進(jìn)行重復(fù)編程,而FPGA可重構(gòu)技術(shù)正是在這個特性之上,采用分時復(fù)用的模式讓不同任務(wù)功能的Bitstream文件使用FPGA芯片內(nèi)部的各種邏輯資源,使得同一個邏輯電路在不同時間段上加載不同的功能模塊。從時間軸上看,系統(tǒng)的每一項(xiàng)任務(wù)功能在FPGA芯片上依次執(zhí)行,系統(tǒng)的整體功能全部得以實(shí)現(xiàn)。從局部看,F(xiàn)PGA只執(zhí)行了一項(xiàng)小任務(wù),而從整體看,F(xiàn)PGA完成了整個系統(tǒng)任務(wù)。使用一塊FPGA芯片完成了需要多塊FPGA芯片的任務(wù),由此可見FPGA內(nèi)部資源的利用率得到很大提升。

FPGA上的可重構(gòu)技術(shù)根據(jù)FPGA芯片內(nèi)部的不同結(jié)構(gòu)可以分為兩種,分別是動態(tài)可重構(gòu)和靜態(tài)可重構(gòu)。如果FPGA芯片是常規(guī)的SRAM結(jié)構(gòu),那么它只能做到靜態(tài)可重構(gòu),重構(gòu)過程必須首先發(fā)送中斷指令停止正在運(yùn)行的程序,之后再把全新的Bitstream文件加載到FPGA上。而如果FPGA芯片是特殊結(jié)構(gòu),那么它就可以進(jìn)行動態(tài)可重構(gòu),重構(gòu)過程可以在FPGA運(yùn)行時期進(jìn)行,動態(tài)可重構(gòu)不但可以在系統(tǒng)運(yùn)行時期隨時改變模塊參數(shù),甚至可以在系統(tǒng)運(yùn)行時期在FPGA內(nèi)部的可重構(gòu)區(qū)域動態(tài)重構(gòu)電路邏輯。

FPGA的動態(tài)可重構(gòu)又可以分為動態(tài)全局可重構(gòu)和動態(tài)局部可重構(gòu)。動態(tài)全局可重構(gòu)是指上位機(jī)給FPGA芯片加載一個全新的配置文件,而這個配置文件包含了新的任務(wù)需求所要涉及的整片F(xiàn)PGA內(nèi)所有資源,從而實(shí)現(xiàn)FPGA重新配置,上一個任務(wù)實(shí)現(xiàn)的所有邏輯電路將全部消除。在重構(gòu)操作執(zhí)行前,首先在外掛存儲器中加載多個不同任務(wù)需求的配置文件,同時每個配置文件中都包含該任務(wù)所需要涉及的FPGA芯片全部邏輯資源。正是因?yàn)槊恳粋€配置文件都包含了整塊FPGA芯片的所有資源,所以動態(tài)全局可重構(gòu)只能從外掛存儲器中選擇將一個配置文件加載到FPGA芯片中。當(dāng)這個配置文件對應(yīng)的任務(wù)結(jié)束后,再選擇另一個新的配置文件加載到FPGA芯片中,通過不同配置文件的分時加載實(shí)現(xiàn)系統(tǒng)功能任務(wù)的切換。

這種動態(tài)全局可重構(gòu)的實(shí)現(xiàn)方式比較容易,只需要在配置文件中寫入該功能任務(wù)所包含的FPGA全部資源,但是這種實(shí)現(xiàn)方式因?yàn)榘抠Y源而導(dǎo)致文件較大,配置的時間也就相應(yīng)變長。尤其是在兩個功能任務(wù)對應(yīng)的邏輯電路相差不大的配置文件先后進(jìn)行重構(gòu)時,本可以只改變相差部分的邏輯電路,卻要對FPGA芯片內(nèi)部的全部資源重新進(jìn)行改變。

相比于動態(tài)全局可重構(gòu),動態(tài)局部可重構(gòu)具有更大的靈活性。它只需要針對兩個功能需求之間不同的部分邏輯功能生成配置文件,并加載到FPGA中指定的可重構(gòu)區(qū)域進(jìn)行重新配置,而在FPGA中指定的靜態(tài)區(qū)域中的邏輯電路并不需要發(fā)生改變。假設(shè)一個系統(tǒng)要先后切換兩個功能,而這兩個功能需要使用4個配置文件。其中功能1需要使用配置文件1、配置文件2和配置文件3,功能2需要使用配置文件1和配置文件4。由于配置文件1在功能1和功能2中都需要,因此首先向FPGA的靜態(tài)區(qū)域加載兩個功能都需要的配置文件1,然后在可重構(gòu)區(qū)域加載配置文件2和配置文件3。功能1運(yùn)行結(jié)束后切換成功能2,由于配置文件1在功能2中仍然需要,因此在動態(tài)局部可重構(gòu)中只需要將之前加載到FPGA可重構(gòu)區(qū)域的配置文件2和配置文件3對應(yīng)的邏輯電路消除,重新加載配置文件4生成對應(yīng)的邏輯電路就可以完成功能2的運(yùn)行。在兩個功能切換的過程中配置文件1所在的靜態(tài)區(qū)域并沒有發(fā)生改變。

動態(tài)局部可重構(gòu)因?yàn)橹恢貥?gòu)部分區(qū)域,所以配置文件中的重構(gòu)內(nèi)容也相應(yīng)變小,重構(gòu)時間也隨之縮短。但是動態(tài)局部可重構(gòu)的難點(diǎn)在于靜態(tài)區(qū)域和可重構(gòu)區(qū)域的大小劃分是否可以滿足系統(tǒng)功能要求、分別處在兩個區(qū)域的模塊之間如何進(jìn)行通信以及如何在可重構(gòu)區(qū)域進(jìn)行合理的布局布線。因此使用動態(tài)局部可重構(gòu)的實(shí)現(xiàn)過程相對復(fù)雜。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21982

    瀏覽量

    614557
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52252

    瀏覽量

    436885
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7637

    瀏覽量

    166520

原文標(biāo)題:學(xué)點(diǎn)不一樣的技術(shù):FPGA可重構(gòu)技術(shù)——FPGA芯片

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    ADI收購了一家eFPGA公司,重構(gòu)芯片成為FPGA發(fā)展新風(fēng)向?

    興歡迎Flex Logix的優(yōu)秀團(tuán)隊(duì)加入ADI!這個團(tuán)隊(duì)是[eFPGA]技術(shù)的領(lǐng)導(dǎo)者,在我們繼續(xù)引領(lǐng)智能邊緣的征程中,他們與
    的頭像 發(fā)表于 11-12 01:22 ?2764次閱讀
    ADI收購了一家e<b class='flag-5'>FPGA</b>公司,<b class='flag-5'>可</b><b class='flag-5'>重構(gòu)</b><b class='flag-5'>芯片</b>成為<b class='flag-5'>FPGA</b>發(fā)展新風(fēng)向?

    從發(fā)明到 AI 加速:慶祝 FPGA 創(chuàng)新 40 周年

    今年是首款商用現(xiàn)場可編程門陣列( FPGA )誕生 40 周年,其帶來了重編程硬件的概念。通過打造“與軟件一樣靈活的硬件”,FPGA 重編程邏輯改變了半導(dǎo)體設(shè)計(jì)的面貌。這是開發(fā)人員
    發(fā)表于 06-05 17:32 ?803次閱讀
    從發(fā)明到 AI 加速:慶祝 <b class='flag-5'>FPGA</b> 創(chuàng)新 40 周年

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實(shí)際需求進(jìn)行編程配置的集成電路。與專用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的
    的頭像 發(fā)表于 05-12 09:30 ?638次閱讀

    FPGA+AI王炸組合如何重塑未來世界:看看DeepSeek東方神秘力量如何預(yù)測......

    突破40%;數(shù)據(jù)中心加速卡市場復(fù)合增長率達(dá)34%...... 2. 萬億級市場的四大賽道1) 智能駕駛新基建:單輛L4自動駕駛車搭載12-16片FPGA;動態(tài)重構(gòu)技術(shù)實(shí)現(xiàn)毫秒級算法
    發(fā)表于 03-03 11:21

    fpga和cpu的區(qū)別 芯片是gpu還是CPU

    型的芯片,它們在結(jié)構(gòu)、功能、應(yīng)用場景等方面存在顯著差異。 結(jié)構(gòu)與靈活性 FPGAFPGA是一種可編程邏輯器件,其內(nèi)部由大量的可編程邏輯單元(CLB)、輸入/輸出模塊(IOB)、可編程互連資源
    的頭像 發(fā)表于 02-01 14:57 ?1413次閱讀

    大多數(shù)FPGA的程序存儲器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

    電子產(chǎn)品市場幾乎難以看到FPGA的使用,幾乎全是專用集成電路(ASIC)芯片,就是我們常說的定制芯片,為什么FPGA的應(yīng)用會這么的少,因?yàn)閷S眉呻娐罚ˋSIC)
    的頭像 發(fā)表于 12-24 11:04 ?1127次閱讀
    大多數(shù)<b class='flag-5'>FPGA</b>的程序存儲器(FLASH)為什么都放在外面呢?<b class='flag-5'>FPGA</b>的主要應(yīng)用

    基于FPGA技術(shù)的智能交通信號燈控制系統(tǒng)

    燈的精準(zhǔn)控制,提高道路通行效率,減少車輛等待時間和擁堵情況。 二、技術(shù)原理 FPGA 芯片特性:FPGA 具有
    的頭像 發(fā)表于 12-18 10:07 ?1457次閱讀

    FPGA驅(qū)動AD芯片之實(shí)現(xiàn)與芯片通信

    概述:?利用FPGA實(shí)現(xiàn)AD芯片的時序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對時序圖的實(shí)現(xiàn),掌握時序圖轉(zhuǎn)換Verilog硬件描述語言技巧后與其它
    的頭像 發(fā)表于 12-17 15:27 ?964次閱讀
    <b class='flag-5'>FPGA</b>驅(qū)動AD<b class='flag-5'>芯片</b>之實(shí)現(xiàn)與<b class='flag-5'>芯片</b>通信

    FPGA與ASIC的區(qū)別 FPGA性能優(yōu)化技巧

    FPGA與ASIC的區(qū)別 FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同的集成電路技術(shù),它們在多個方面存在顯著的區(qū)別: FPGA ASIC 基本定義 由通用的邏輯單元
    的頭像 發(fā)表于 12-02 09:51 ?914次閱讀

    FPGA基礎(chǔ)知識及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識,包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。
    的頭像 發(fā)表于 11-11 11:29 ?1696次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識及設(shè)計(jì)和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的工具

    固化FPGA配置芯片的方式

    每次在系統(tǒng)掉電之后,之前載入的程序?qū)G失,系統(tǒng)上電后需要重新配置。設(shè)計(jì)者為了彌補(bǔ)這項(xiàng)缺陷,在FPGA芯片的旁邊都會設(shè)置一個flash(掉電不丟失)。
    的頭像 發(fā)表于 10-24 18:13 ?1122次閱讀
    固化<b class='flag-5'>FPGA</b>配置<b class='flag-5'>芯片</b>的方式

    DS1302芯片FPGA之間SPI通信原理

    本文通過以DS1302芯片為基礎(chǔ),介紹該芯片FPGA之間SPI通信原理,詳細(xì)描述硬件設(shè)計(jì)原理及FPGA SPI接口驅(qū)動設(shè)計(jì)。
    的頭像 發(fā)表于 10-24 14:16 ?1375次閱讀
    DS1302<b class='flag-5'>芯片</b>與<b class='flag-5'>FPGA</b>之間SPI通信原理

    FPGA做深度學(xué)習(xí)能走多遠(yuǎn)?

    的應(yīng)用場景。 ? 重構(gòu)性:在深度學(xué)習(xí)高速迭代的情況下,FPGA 比一些專用芯片(如 ASIC)具有更強(qiáng)的靈活性。當(dāng)深度學(xué)習(xí)算法或模型結(jié)構(gòu)發(fā)生變化時,
    發(fā)表于 09-27 20:53

    FPGA和ASIC有什么不同之處

    FPGA是“重構(gòu)邏輯”器件。先制造的芯片,再次設(shè)計(jì)時“重新配置”。
    的頭像 發(fā)表于 07-24 09:32 ?1387次閱讀
    <b class='flag-5'>FPGA</b>和ASIC有什么不同之處

    FPGA技術(shù)的主要應(yīng)用

    FPGA(Field-Programmable Gate Array)技術(shù),即現(xiàn)場可編程門陣列,是一種可編程邏輯設(shè)備,它允許設(shè)計(jì)人員根據(jù)具體需求進(jìn)行靈活的硬件配置和功能實(shí)現(xiàn)。由于其高度的重構(gòu)
    的頭像 發(fā)表于 07-17 16:38 ?4598次閱讀
    主站蜘蛛池模板: www.夜夜爽 | 欧美一区二区视频在线观看 | 国产精品青草久久 | 天堂网在线免费 | ts视频在线观看 | 国产一级做a爰大片免费久久 | 一区二区三区四区无限乱码在线观看 | aa三级动态图无遮无挡 | 天天爱天天干天天操 | 激情五月开心婷婷 | 天堂成人精品视频在线观 | ccav在线永久免费看 | 美女扒开尿囗给男生桶爽 | 免费看日本大片免费 | 艹逼视频软件 | 国产精品一区二区三区免费视频 | 亚洲欧美国产视频 | 成人三级影院 | 日韩ab| 色综合免费视频 | 月夜免费观看完整视频 | 日本黄色免费网站 | 天天做天天爱夜夜爽 | 国产成人影院 | 丁香九月婷婷 | 欧美黄色免费 | 国产成人a| 国产黄网站在线观看 | 国产精品麻豆va在线播放 | 69日本xxxxxxxxx78 69日本xxxxxxxxx96 | 国产亚洲欧洲人人网 | 狠狠色噜噜狠狠狠狠999米奇 | 天堂亚洲网 | 国产亚洲一区二区三区在线 | 日韩成a人片在线观看日本 日韩成人黄色 | 免费在线看黄色 | 国产精品女人在线观看 | 色综合天天综合网看在线影院 | 国产美女一级ba大片免色 | 精品国产欧美一区二区最新 | 国产在线综合网 |