電子發(fā)燒友網(wǎng)報(bào)道(文/黃山明)近日，華為密集公布了多項(xiàng)技術(shù)專利，其中引人注意的是華為再次公布了兩項(xiàng)與芯片堆疊有關(guān)的專利。為何說再次，因?yàn)榫驮谝粋€(gè)月前，華為同樣公開了“一種芯片堆疊封裝及終端設(shè)備”的專利。多項(xiàng)與芯片堆疊相關(guān)專利的公開，或許也揭露了華為未來在芯片技術(shù)上的一個(gè)發(fā)展方向。

華為芯片堆疊技術(shù)之路

本次華為所公布的兩項(xiàng)芯片堆疊相關(guān)專利非常有意思，一項(xiàng)是“一種多芯片堆疊封裝及制作方法”(申請公布號：CN114287057A)，用來解決多芯片的應(yīng)力集中問題，能夠以進(jìn)行更多層芯片的堆疊。

另一項(xiàng)為“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”(申請公布號：CN114450786A)，用于解決如何將多個(gè)副芯片堆疊單元可靠的鍵合在同一主芯片堆疊單元上的問題。

圖源：國家知識產(chǎn)權(quán)局

如果往前翻，可以發(fā)現(xiàn)早在2012年，華為便已經(jīng)對芯片堆疊技術(shù)進(jìn)行專利公開，該專利為“芯片堆疊封裝結(jié)構(gòu)”(申請公布號：CN102693968A)，主要設(shè)計(jì)芯片封裝技術(shù)領(lǐng)域，實(shí)現(xiàn)芯片的高密度堆疊，提高芯片堆疊封裝結(jié)構(gòu)的散熱效率。

其后幾年，華為也在不斷對外公開其芯片堆疊的相關(guān)技術(shù)，足以證明長期以來華為都在這項(xiàng)技術(shù)上深耕研發(fā)。

眾多廠商競逐芯片堆疊技術(shù)

從國家知識產(chǎn)權(quán)局所公布的專利來看，在芯片堆疊技術(shù)上并非華為的專場，眾多半導(dǎo)體大廠都在進(jìn)行相關(guān)研發(fā)探索。如三星電子、賽靈思、博世、長鑫存儲、長江存儲等，而芯片堆疊技術(shù)為何會受到如此多廠商的青睞?

芯片堆疊，也就是封裝堆疊，或者一個(gè)更廣為人知的稱呼是3D封裝，這項(xiàng)技術(shù)的確是未來半導(dǎo)體發(fā)展的重要方向。

為何如此說?這就需要談到目前芯片工藝制程發(fā)展了。隨著芯片工藝制程的快速發(fā)展，其效益卻面臨著邊際遞減的問題，也就是說先進(jìn)工藝制程可以讓芯片的性能更強(qiáng)、功耗更低，但卻無法使得芯片變得更便宜。

一個(gè)直觀的感受是，如今高端旗艦手機(jī)價(jià)格越來越昂貴了，而其中成本的大頭來自手機(jī)SoC，5nm的芯片要比7nm貴的多。也許不少消費(fèi)者認(rèn)為理所應(yīng)當(dāng)，但在過去可不是如此。

在芯片工藝制程發(fā)展之初，先進(jìn)制程不僅能帶來更強(qiáng)勁的性能，讓芯片變得更小，同時(shí)也能讓晶體管成本下降。但從28nm以后，這個(gè)趨勢被打破了，這也是為何許多對性能與功耗要求不高的芯片仍然采用28nm制程，因?yàn)檫@樣具有最佳性價(jià)比。

那么不想增加成本用更先進(jìn)的制程，又想擁有更強(qiáng)的性能，有沒有方法實(shí)現(xiàn)呢?當(dāng)然有，那就是采用芯片堆疊技術(shù)。比如英國的AI芯片公司Graphcore發(fā)布了一款I(lǐng)PU產(chǎn)品Bow，采用臺積電7nm工藝生產(chǎn)，經(jīng)過臺積電研發(fā)的3D WoW硅晶圓堆疊技術(shù)封裝后，性能提升了40%，功耗降低16%。

這是什么概念，要知道臺積電宣傳時(shí)的5nm工藝相比7nm在同等功耗下提升15%的性能，而在同等功耗下則可以提升30%的性能，對比來看，芯片堆疊技術(shù)反而表現(xiàn)更強(qiáng)。

臺積電的這項(xiàng)3D WoW硅晶圓堆疊技術(shù)，自2018年被提出，可以認(rèn)為是類似于3D NAND閃存多層堆疊一樣，將兩層Die以鏡像方式垂直堆疊起來，以更先進(jìn)的封裝技術(shù)提升芯片性能。

有了芯片堆疊技術(shù)，就能夠讓廠商以成熟工藝來獲得更高的性能，同時(shí)還能降低成本，畢竟成熟工藝良率更高，產(chǎn)能更大。

芯片堆疊技術(shù)能否幫助華為渡過燃眉之急

就在不久前舉辦的華為2021年業(yè)績發(fā)布會上，時(shí)任華為輪值董事長的郭平表示，未來華為可能會采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升性能。同時(shí)，采用面積換性能，用堆疊換性能，使得不那么先進(jìn)的工藝也能持續(xù)讓華為在未來的產(chǎn)品里面，能夠具有競爭力。

其中的面積換性能、堆疊換性能，指的大概就是芯片堆疊技術(shù)了。顯然對于這項(xiàng)技術(shù)，華為予以厚望。

同時(shí)在上個(gè)月召開的華為折疊屏及全場景新品發(fā)布會中，華為常務(wù)董事、終端BG CEO、智能汽車解決方案BU CEO余承東更是公開表示，當(dāng)前華為手機(jī)的供應(yīng)得到了極大地改善，去年華為手機(jī)供應(yīng)很困難，而今年華為手機(jī)開始回來了，所以大家想買華為產(chǎn)品，華為手機(jī)都能買到，這是一個(gè)最大的好消息。

如果余承東沒有說“大話”，那么可以大膽的推測，華為在今年開始逐步解決芯片供給問題，而解決供應(yīng)問題的一項(xiàng)方法便是采用芯片堆疊技術(shù)。

就如同Graphcore的AI芯片Bow一樣，能夠使7nm芯片通過堆疊技術(shù)之后性能要強(qiáng)于5nm。蘋果公司在今年的春季發(fā)布會上，便帶來了一款名為“M1 Ultra”的芯片，該蘋果采用特殊的封裝工藝，將兩塊M1 Max芯片串聯(lián)到了一起，從而實(shí)現(xiàn)了90%的性能提升。

顯然，華為也可以通過類似方法讓低制程芯片也煥發(fā)出新的生機(jī)，從而得到更高的性能表現(xiàn)，實(shí)現(xiàn)讓華為的產(chǎn)品具備一定市場競爭力的承諾。在一定程度上來說，使用芯片堆疊技術(shù)，的確能夠幫助華為解決無法獲得先進(jìn)制程芯片下，產(chǎn)品競爭力缺失的問題。

寫在最后

需要注意的是，芯片堆疊技術(shù)并非萬能。誠然，在一代制程差距內(nèi)，通過芯片堆疊技術(shù)可以讓低制程芯片在性能接近甚至超越高制程芯片，并且還能擁有良品率高、成本低等優(yōu)勢，但這也是有極限的。

比如7nm通過芯片堆疊技術(shù)可以擁有5nm芯片的性能表現(xiàn)，而14nm芯片則需要6顆疊在一起才能在晶體管上比得上一顆5nm芯片。這樣一來，不僅是體積大增，同時(shí)由于線寬過小，會導(dǎo)致極間漏電流增大，邏輯錯(cuò)誤增加，極間電容因?yàn)椴季€增多也會大幅增加，從而導(dǎo)致整體功耗增加數(shù)倍。而功耗的增加也導(dǎo)致發(fā)熱情況非常嚴(yán)重，華為的2012年的專利便已經(jīng)意識到芯片堆疊的發(fā)熱問題。

即便這些問題都能夠解決，但更關(guān)鍵的問題是，即便通過芯片疊加，使晶體管數(shù)量能夠比肩高制程芯片，但算力利用率顯然不是簡單的1+1=2，大部分情況下最多只能得到1.3左右，即便是蘋果，其性能也是在1.8左右。這項(xiàng)技術(shù)想要真正走向成熟，還有不小的路程。

原文標(biāo)題：華為公布芯片堆疊專利，能否解缺芯燃眉之急

文章出處：【微信公眾號：電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯：湯梓紅