摘 要：根據電力變壓器特高頻局部放電信號特征，文中設計一種基于FPGA+ARM 架構的特高頻局部放電檢測儀。該架構通過利用 FPGA強大的可編程能力，不僅大大減少了硬件設計的復雜度，而且還提高了整個系統運行的速度，同時在FPGA 中創新性地設計了可以靈活控制VGA 大小的DAC8562模塊及可靈活控制濾波程度的FIR濾波器模塊，為在復雜的環境中快速有效地檢測出局放信號提高了保障。利用ARM芯片強大的數據處理能力對數據進行處理及多重參數的配置，從而快速準確地檢測出特高頻局部放電。最后，通過系統測試，文中設計的特高頻局部放電檢測儀具有極好的穩定性，能夠滿足工程實際需求。

0 引 言

提高變壓器設備運行可靠性，及早發現電力設備在實際運行過程中的故障與風險，對于電網的安全穩定運行有著極其重要的作用。根據相關研究結果表明，電力變壓器中絕緣故障所占比達到了50%以上，是造成電力變壓器故障主要的原因之一[1]。

目前，常用的局部放電檢測方法主要有脈沖電流法、超聲波檢測法和特高頻檢測法。然而，脈沖電流法需要進行離線檢測，超聲波信號在各種介質中傳播會產生較大的衰減和畸變[2]。文獻[3]中雖然采用了特高頻局放檢測，但其局放信號是采用高速數據采集卡進行局放信號采集，設備成本高。因此，本文采用FPGA+ARM架構進行特高頻局部放電檢測儀設計，不僅降低了系統硬件設計的復雜度，還減少了系統內部資源的消耗及成本。同時，有效地利用了FPGA強大的可編程能力和ARM 強大的數據處理能力優勢[4]。最后，在 FPGA中創新性的設計了可以靈活控制VGA大小的DAC8562模塊及可靈活控制濾波程度的FIR濾波器模塊，為在復雜的環境中快速有效地檢測出局放信號提高了保障。

1 特高頻局部放電的硬件設計

特高頻局部放電檢測儀的硬件主要包括信號預處理單元、信號調理單元、A/D采樣單元、FPGA單元和ARM單元。當變壓器發生局部放電時，會產生超高頻的電磁波，特高頻傳感器接收后經轉換輸出為微弱的電壓信號。首先，特高頻局部放電檢測儀前端硬件電路包括對微弱的電壓信號進行濾波、放大、檢波預處理;接著，對檢波后的電壓信號進行調理后經高速ADC芯片轉換成數字信號，FPGA將采集到的數字信號存入外擴SRAM;最后，ARM處理單元將來自SRAM的數據進行分析處理，并與上位機進行通信，實現對特高頻局放的存儲與在線監測。檢測系統硬件結構如圖1所示。

1.1 信號預處理

由于局部放電輻射到空間的電磁波極其微弱，特高頻傳感器耦合得到的信號幅值很小。因此，首先要對信號進行放大處理。同時，由于特高頻局放的信號頻率在 0.3～3 GHz 范圍內[5]，為了避免低于0.3 GHz和高于3 GHz信號的干擾，需要設計帶通濾波電路。再者，由于特高頻傳感器的輸出信號的頻率很高，如此高頻率的信號只有高速示波器才可以采集。為了節約成本，本系統采用是先對其進行包絡檢波降頻，然后再對其進行信號采集。包絡檢波是指檢波器輸出電壓反映高頻調幅信號包絡變化規律的過程[6]。

由于包絡檢波后可以保證AD9288 能采集到局部放電脈沖的峰值和相位，而對于局部放電的檢測往往關心的是脈沖的幅值和相位，因此檢波后的信號依然可以反映局部放電的特征。在實驗室的條件下，采用電火花打火器在特高頻傳感器周圍進行打火，打火后產生的電磁波經特高頻傳感器轉化為電壓信號，實驗結果如圖2所示。由圖可知，發生放電時，產生了高達上GHz的mV級的電壓信號，且其頻率周期是 ns級別。

將信號繼續接上設計的放大檢波模塊后，實驗結果如圖3所示。由實驗結果可知，微弱的電壓信號得到了明顯的放大，已經達到了V級別。并且檢波模塊達到了很好的降頻效果，其頻率周期降到μs級別，為后期的A/D采樣芯片的選型提供了可能，大大降低了后期數據采集的難度。

1.2 信號調理

1.2.1 電壓跟隨器

電壓跟隨器具有很高的輸入阻抗和很低的輸出阻抗，是最常用的阻抗變換和匹配電路，作為整個電路的高阻抗輸入級，可以減輕對信號源的影響，作為整個電路的低阻抗輸出級，可以提高電路帶負載的能力。本設計中選用AD8065作為電壓跟隨器，它具有失調電流小、速度快的優點[7]，很好地抑制了局放信號的衰減，將前級檢波后的局放信號很好地與差分放大器連接到一起，起到承上啟下的作用，很好地解決了前后電路阻抗匹配的問題。

電壓跟隨器電路如圖4所示。

1.2.2 差分放大器

本文選用AD8137作為差分放大器，它具有低噪聲、低失真和寬動態范圍等優點，非常適用于要求低功耗和低成本的系統[8]。差分放大器把原來的單端信號變成了差分信號，為后級的程控放大電路需要差分信號提供了可能，同時使信號的抗干擾性得到了增強。差分放大器電路如圖5所示。

1.2.3 程控放大器

本文選用AD8330作為程控放大器，它是一款帶寬高達150 MHz 的寬帶寬電壓控制型可變增益放大器[9];同時它的增益范圍最高可達0~100dB，適合用于差分信號輸入電路、低功耗、需要精確定義增益的電路設計。本設計中利用FPGA控制DAC8562的輸出電壓 ，DAC8562 的輸出電壓與AD8330的VDBS引腳相連，從而實現了AD8330的可變增益。通過靈活配置VGA的大小，為現場復雜的環境能夠準確地檢測到局部放電信號提供了便利。程控放大器電路如圖6所示。

1.3 信號采集模塊

信號采集模塊包括A/D轉換模塊以及FPGA模塊。AD9288是一種高速、低功耗、具有雙通道8位轉換精度、最高采樣速率可達100 MSPS的A/D采樣芯片[10]。FPGA通過輸出時鐘信號來控制AD9288的采樣頻率，AD9288將采集到的模擬信號轉換成數字信號，并將數據存放到FPGA外擴的SRAM中。信號采集模塊電路如圖7所示。

2 特高頻局部放電檢測儀的軟件設計

2.1 FPGA 的程序設計

FPGA的頂層模塊主要包括FMC通信模塊、讀寫SRAM模塊、AD9288模塊、FIR濾波模塊和DAC 8562模塊。各個模塊之間相互配合，實現了特高頻局部放電信號的采集，各個模塊的功能如下：

1)FMC通信模塊用于與ARM進行通信;

2)讀寫 SRAM 模塊主要用于對采集到的局放數據進行存儲與上傳;

3)AD9288模塊主要用于對A/D采樣頻率的控制;

4)FIR濾波模塊主要用于對現場復雜環境下的干擾信號進行濾波;

5)DAC8562 模塊主要用于控制程控放大器的倍數，以便于更加精確地檢測到局放信號。程序流程如圖8所示。

2.2 ARM 處理器程序設計

特高頻局部放電檢測儀是利用超高頻傳感器來檢測電力變壓器內部發生局部放電時產生的電磁波信號，并能夠清晰地顯示局部放電信號的特征圖[11]。因此，能否準確地采集到局部放電信號是關鍵。本程序采用可靈活配置系統參數的設計方式，大大提高了在現場較為復雜的環境中能夠準確地采集局放信號的可能性。

在實際的系統參數配置過程中，主要是根據現場實際情況，選擇調整特高頻局部放電數據采集系統中相關特性的參數配置，為了能夠達到在不同的現場環境中擁有一個最優的參數配置，來實現整個系統的軟、硬件運行能夠擁有一個較高的準確性與可靠性的目標。其具體的配置流程如圖9所示。

3 系統測試

本文設計與開發了一套基于Qt的變壓器狀態監測系統[12]。利用Qt作為界面主開發框架，且以串口通信、QCustomPlot、MySQL數據庫等作為輔助支撐，提供擴展接口和數據協議接口[13]。在樹莓派一體機上實現了特高頻局放信號數據的傳輸與數據顯示的功能，最終在實驗室條件下，通過打火產生的特高頻局放信號通過特高頻傳感器和設計的信號處理電路后，將數據上傳至上位機后顯示的界面結果如圖10所示。由圖可知，設計的特高頻局放傳感器與信號處理電路能夠準確地顯示特高頻局部放電的幅值相位圖、相位次數圖、PRPD圖、PRPS圖，成功地實現了對特高頻局部放電的監測，為后期的局部放電的模式識別和定位提供了極大的便利。

4 結 語

本文提出一種基于FPGA+ARM的特高頻局部放電檢測儀的設計。該方法利用FPGA強大的可編程能力，大大減少了硬件設計的復雜度和提高了整個系統運行的速度，同時在 FPGA中創新性地設計了可以靈活控制VGA大小的DAC8562模塊，以及可靈活控制濾波程度的FIR濾波器模塊，為現場復雜的環境下準確檢測到特高頻局放信號提供了保證。同時利用了ARM在通信、數據處理、人機界面上有很好的表現的特點，大大提高了系統能夠實時監測的可行性。實驗結果表明，設計的特高頻局部放電檢測儀穩定性很好，滿足實際的需求。

作者簡介：

江友華(1974—)，男，博士，教授，研究生導師，研究方向為諧波、電能質量及變壓器狀態監測。

黃榮昌(1994—)，男，碩士研究生，從事變壓器局部放電監測研究工作。

顧勝堅(1961—)，男，高級工程師，從事電力變壓器、電抗器、組合式變電站等電力設備的設計、研究及制造。

楊興武(1981—)，男，博士，副教授，主要從事電力系統無功補償與諧波抑制技術、風電與太陽能并網控制等研究工作。

吳衛民(1974—)，男，博士，教授，主要從事先進電力電子技術及可再生能源利用方面的研究工作。

劉 軍(1973—)，碩士，高級工程師，杭州錢江電氣集團股份有限公司總工，長期從事變壓器設計及故障評估方面的工作。