除了可用性、價格/性能和占地面積等明顯的選擇標(biāo)準(zhǔn)外，其他方面對于設(shè)計過程也很重要：

設(shè)計工具

HEITEC 開發(fā)團(tuán)隊對供應(yīng)商特定工具有非常好的經(jīng)驗，因為開發(fā)環(huán)境直觀可用且成熟。英特爾 Quartus Prime 軟件套件具有英特爾 SoC FPGA 開發(fā)所需的一切功能。它是一個完整的開發(fā)包，配備了用戶友好的用戶界面和有助于實施的技術(shù)。市場上提供的工具非常全面，包括評估套件、對各種協(xié)議、數(shù)據(jù)速率和應(yīng)用程序的支持、大量文檔以及利用 ARM 生態(tài)系統(tǒng)優(yōu)勢的 ARM 兼容軟件。軟件和適當(dāng)?shù)墓ぞ呦蛳潞拖蛏霞嫒荨３碎_源 Linux 之外，還有許多操作系統(tǒng)、開發(fā)工具、合作伙伴的IP核和專業(yè)服務(wù)。通過利用現(xiàn)有資源，可以產(chǎn)生協(xié)同效應(yīng)并利用現(xiàn)有經(jīng)驗，從而降低風(fēng)險、實現(xiàn)遷移并加快上市時間。

領(lǐng)先的英特爾 DSP 設(shè)計工具包括面向硬件設(shè)計的英特爾 FPGA 的 DSP 構(gòu)建器和面向軟件程序員的 OpenCL SDK。硬化浮點模塊在算法設(shè)計期間自動映射，使用 FPGA 的 DSP 構(gòu)建器或 OpenCL 的 SDK 并在軟件中實例化浮點數(shù)據(jù)類型。對于較小的設(shè)計任務(wù)，可以使用單獨的 FPGA IP 功能和宏功能。英特爾設(shè)計工具可自動優(yōu)化和使用浮點模塊以及抽象以硬件為中心的設(shè)計挑戰(zhàn)，例如轉(zhuǎn)換為定點和模塊拓?fù)洹⒘魉€和時間復(fù)用的知識。

固定

除了 ECC 和更好的存儲連接之外，Arria10 SoC 還受到引腳可用性的青睞，以創(chuàng)建提高安全性和降低功耗的設(shè)計。54 個可編程 I/O 可用于一般用途。要占用 PLL 或時鐘管腳，英特爾 Quartus Prime 軟件用于設(shè)置 I/O 分配。為數(shù)據(jù)輸出和輸入提供了特殊的高速引腳。其他多用途引腳可用作單端 I/O 或外部反饋引腳；此外，I/O 引腳可用作兩個單端時鐘輸出或差分時鐘輸出。因此，I/O 引腳的布局可能性提供了非常高的靈活性。

提高安全性和加密

對于更大和更關(guān)鍵的系統(tǒng)組件，保護(hù)設(shè)計免受未經(jīng)授權(quán)的復(fù)制、逆向工程和操縱非常重要。英特爾 FPGA 通過使用高級 POF 加密標(biāo)準(zhǔn) （AES） 加密其配置比特流并定義或限制可訪問區(qū)域來考慮這一點。基于橢圓曲線數(shù)字簽名認(rèn)證 （EC DSA） 和清晰的公鑰基礎(chǔ)設(shè)施支持安全啟動。只接受來自已知和可靠來源的代碼。

20-nm FPGA 包括額外的安全特性，可以通過使用獨立的 Qcrypt 工具或 Intel Quartus Prime Convert Programming File 來激活。篡改保護(hù)和 JTAG 安全模式可以在 20-nm FPGA 中單獨激活，JTAG 可以禁用或防止重讀。ECC 進(jìn)入緩存的安全性確保了可靠的錯誤檢測。實現(xiàn)了七個通用定時器和四個看門狗定時器。各種控制機制能夠防止過熱或欠壓。

通過優(yōu)化電源提高能源效率

SoC 包括一個電源排序選項，以實現(xiàn)優(yōu)化的功耗。SmartVoltage ID 功能使 FPGA 能夠以相同的功率和更低的電壓運行。因此，整個裝置的平均功耗也可以降低，并且由于低電感可以實現(xiàn)更高頻率的去耦。可編程電源技術(shù)可加快速度關(guān)鍵操作，同時減少非關(guān)鍵操作。

在最終實現(xiàn)的概念中，SoC FPGA，包括嵌入式 CPU，連接到應(yīng)用程序的控制板，并運行嵌入式 Linux 操作系統(tǒng)。主板具有連接到 GUI PC 的 Gig-E 接口和連接到系統(tǒng)所有其他部分的數(shù)據(jù)接口。GUI PC 千兆以太網(wǎng)接口生成的樣本吞吐量包含本地路徑命令列表形式的控制信息，包括應(yīng)用程序的脈沖能量、脈沖速率、所需位置和速度的設(shè)置。通過腳踏開關(guān)啟動過程后，控制板完全自主執(zhí)行指令并同時監(jiān)控所有操作。此外，還會檢查連接設(shè)備的所有故障條件、溫度和電壓以及能量水平。后者是通過比較電源和頻率的設(shè)定值和實際值來完成的。如果出現(xiàn)故障信號，系統(tǒng)將關(guān)閉。

概括

開發(fā)具有強大架構(gòu)的產(chǎn)品是確保系統(tǒng)設(shè)計滿足現(xiàn)在和未來性能要求的關(guān)鍵。借助用于嵌入式系統(tǒng)的 SoC，設(shè)計立足于堅實的基礎(chǔ)。用于中型應(yīng)用的 FPGA 可顯著節(jié)省空間并在功耗、成本和性能之間取得良好平衡。Arria 10 SoC就是這樣一個典型代表。

借助 Arria 10 SoC，您可以通過將 GHz 級處理器、FPGA 邏輯和數(shù)字信號處理 （DSP） 集成到單個可定制的片上系統(tǒng)中來減小電路板尺寸，同時提高性能。Arria 10 SoC 提供了廣泛的 FPGA 邏輯密度，并且硬化浮點 DSP 實現(xiàn)為浮點設(shè)計提供了全新的可能性。這些器件提供最高的浮點性能、能效和精度，同時縮短了開發(fā)時間。

具有硬化浮點 DSP 模塊的 FPGA 在中端 Arria 10 構(gòu)建模塊中提供 160 到 1，500 GFLOPS 的容量。這些峰值 GFLOPS 指標(biāo)的計算基于 CPU、GPU 和 DSP 上使用的相同透明方法。這種方法為設(shè)計人員提供了一種可靠的技術(shù)，用于基本比較基于非常不同架構(gòu)的構(gòu)建塊的峰值浮點計算能力。通過硬化浮點 DSP 實施，F(xiàn)PGA 現(xiàn)在可用于越來越多的數(shù)據(jù)密集型應(yīng)用，例如高性能計算 （HPC）、雷達(dá)和醫(yī)學(xué)成像，從而以更低的總系統(tǒng)成本（總擁有成本）實現(xiàn)更高的性能。 基于所獲得的經(jīng)驗，HEITEC 開發(fā)團(tuán)隊可以相應(yīng)地為幾乎任何應(yīng)用實現(xiàn)具有 FPGA 功能的 SoC。

審核編輯：郭婷