內(nèi)容提要
為客戶提供業(yè)內(nèi)首個(gè)具有大規(guī)模并行和分布式架構(gòu)的完全自動(dòng)化環(huán)境
支持無(wú)限容量的設(shè)計(jì)優(yōu)化和簽核,周轉(zhuǎn)時(shí)間縮短至一夜,同時(shí)大幅降低設(shè)計(jì)功耗
支持云的解決方案,推動(dòng)新興設(shè)計(jì)領(lǐng)域的發(fā)展,包括超大規(guī)模計(jì)算、5G 通信、移動(dòng)、汽車和網(wǎng)絡(luò)
中國(guó)上海,2022 年 10 月 12 日 —— 楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)今日宣布推出新的 Cadence Certus Closure Solution,以應(yīng)對(duì)不斷增長(zhǎng)的芯片級(jí)設(shè)計(jì)尺寸和復(fù)雜性挑戰(zhàn)。Cadence Certus Closure Solution 環(huán)境實(shí)現(xiàn)了設(shè)計(jì)收斂的自動(dòng)化,并將整個(gè)設(shè)計(jì)收斂周期從數(shù)周縮短至一夜之間 —— 包括從簽核優(yōu)化到布線、靜態(tài)時(shí)序分析(STA)和參數(shù)提取。該解決方案支持無(wú)限容量,勝任大型芯片設(shè)計(jì)項(xiàng)目,與目前其他的方法和流程相比,最多可將生產(chǎn)力提高 10 倍。
Cadence Certus Closure Solution 消除了設(shè)計(jì)簽核收斂的瓶頸,降低了開(kāi)發(fā)現(xiàn)今新興應(yīng)用的復(fù)雜性,如超大規(guī)模計(jì)算、5G 通信、移動(dòng)、汽車和網(wǎng)絡(luò)。在推出 Cadence Certus Closure Solution 之前,全芯片收斂流程涉及手動(dòng)、繁瑣的流程,包括全芯片組裝、靜態(tài)時(shí)序分析、優(yōu)化和包含 100 多個(gè)視圖的簽核,需要設(shè)計(jì)人員花費(fèi)數(shù)月才能完成。新的解決方案提供了一個(gè)完全自動(dòng)化的環(huán)境,實(shí)現(xiàn)了大規(guī)模分布式優(yōu)化和簽核。
因此,通過(guò)與 Cadence Innovus Implementation System 和 Tempus Timing Signoff Solution 共享同一個(gè)引擎,并行全芯片優(yōu)化得以實(shí)現(xiàn),模塊所有者無(wú)需進(jìn)行反復(fù)迭代,設(shè)計(jì)師也可以快速做出優(yōu)化和簽核決定。此外,與 Cadence Cerebrus Intelligent Chip Explorer 配合使用,有助于提升模塊級(jí)到全芯片簽核收斂的工作效率。
Cadence Certus Closure Solution 可以實(shí)現(xiàn):
創(chuàng)新的可擴(kuò)展架構(gòu):Cadence Certus Closure Solution 的分布式分層優(yōu)化和簽核架構(gòu)是云執(zhí)行的理想選擇,在云和本地?cái)?shù)據(jù)中心環(huán)境中均可運(yùn)行
增量簽核:只針對(duì)設(shè)計(jì)中經(jīng)過(guò)變更的部分提供靈活的重置和替換,進(jìn)一步加快最終簽核速度
提高工程設(shè)計(jì)效率:完全自動(dòng)化的流程,減少了在多個(gè)團(tuán)隊(duì)中進(jìn)行多次冗長(zhǎng)迭代的需要,加快產(chǎn)品上市
SmartHub 界面:增強(qiáng)的交互式 GUI,支持交叉探測(cè),以進(jìn)行詳細(xì)的時(shí)序調(diào)試,推動(dòng)最后的設(shè)計(jì)收斂
3D-IC 設(shè)計(jì)效率:與 Cadence Integrity 3D-IC Solution 緊密集成,幫助用戶收斂異構(gòu)工藝中裸片間的時(shí)序路徑
“如今,每次迭代通常需要設(shè)計(jì)團(tuán)隊(duì)花費(fèi) 5 - 7 天的時(shí)間來(lái)滿足芯片級(jí)簽核時(shí)序和功耗要求,采用以往的方法無(wú)法提供高效設(shè)計(jì)收斂所需的團(tuán)隊(duì)合作和用戶體驗(yàn),”Cadence 公司資深副總裁兼數(shù)字和簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示,“我們密切關(guān)注設(shè)計(jì)界的需求,推出了新的 Cadence Certus Closure Solution,為客戶提供了創(chuàng)新的芯片級(jí)優(yōu)化和簽核環(huán)境,在幾個(gè)小時(shí)內(nèi)即可實(shí)現(xiàn)出色的 PPA 結(jié)果。有了這款新的解決方案,我們將幫助客戶實(shí)現(xiàn)生產(chǎn)力目標(biāo),盡快將產(chǎn)品推向市場(chǎng)。”
Cadence Certus Closure Solution 支持公司的智能系統(tǒng)設(shè)計(jì)(Intelligent System Design)戰(zhàn)略,旨在實(shí)現(xiàn)卓越設(shè)計(jì)。
-
芯片
+關(guān)注
關(guān)注
456文章
51037瀏覽量
425462 -
Cadence
+關(guān)注
關(guān)注
65文章
926瀏覽量
142296 -
數(shù)據(jù)中心
+關(guān)注
關(guān)注
16文章
4833瀏覽量
72252
原文標(biāo)題:Cadence Certus 新品亮相!助力全芯片并行優(yōu)化和簽核速度提高 10 倍
文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
Cadence推出新一代驗(yàn)證系統(tǒng)
芯片級(jí)封裝的bq24165/166/16評(píng)估模塊
![<b class='flag-5'>芯片級(jí)</b>封裝的bq24165/166/16評(píng)估模塊](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
一加將首發(fā)芯片級(jí)游戲技術(shù) 帶來(lái)極致手游體驗(yàn)
Cadence推出基于Arm的系統(tǒng)Chiplet
![<b class='flag-5'>Cadence</b><b class='flag-5'>推出</b>基于Arm的系統(tǒng)Chiplet](https://file1.elecfans.com//web3/M00/00/4E/wKgZPGdIHUWAXtBLAACVUC_PUHs663.jpg)
瑞沃微:一文詳解CSP(Chip Scale Package)芯片級(jí)封裝工藝
![瑞沃微:一文詳解CSP(Chip Scale Package)<b class='flag-5'>芯片級(jí)</b>封裝工藝](https://file1.elecfans.com/web1/M00/F4/67/wKgaoWcq2iuAP5-aAABBVTpPq8A270.png)
實(shí)現(xiàn)芯片級(jí)封裝的最佳熱性能
![實(shí)現(xiàn)<b class='flag-5'>芯片級(jí)</b>封裝的最佳熱性能](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
解決芯片級(jí)功率MOSFET的組裝問(wèn)題
![解決<b class='flag-5'>芯片級(jí)</b>功率MOSFET的組裝問(wèn)題](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
萊迪思推出全新Certus-NX FPGA器件,加強(qiáng)低功耗、小型FPGA的領(lǐng)先地位
概倫電子宣布正式推出芯片級(jí)HBM靜電防護(hù)分析平臺(tái)ESDi
采用芯片級(jí)封裝的TPS61256xC 3.5 MHz高效升壓轉(zhuǎn)換器數(shù)據(jù)表
![采用<b class='flag-5'>芯片級(jí)</b>封裝的TPS61256xC 3.5 MHz高效升壓轉(zhuǎn)換器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
芯片級(jí)封裝中的3.5MHz高效升壓轉(zhuǎn)換器TPS6125x數(shù)據(jù)表
![<b class='flag-5'>芯片級(jí)</b>封裝中的3.5MHz高效升壓轉(zhuǎn)換器TPS6125x數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
在芯片級(jí)的薄膜電阻和板級(jí)的厚膜電阻都是如何進(jìn)行修調(diào)呢?
![在<b class='flag-5'>芯片級(jí)</b>的薄膜電阻和板<b class='flag-5'>級(jí)</b>的厚膜電阻都是如何進(jìn)行修調(diào)呢?](https://file1.elecfans.com/web2/M00/C2/09/wKgZomXf8AOAKaX8AAAhe0xlFnk152.png)
全球首款芯片級(jí)智能頭盔解決方案
![全球首款<b class='flag-5'>芯片級(jí)</b>智能頭盔解決方案](https://file1.elecfans.com//web2/M00/C1/46/wKgZomXdbWGALqkAAAK5ehQ2b1M714.png)
Vision Pro芯片級(jí)內(nèi)部拆解分析
![Vision Pro<b class='flag-5'>芯片級(jí)</b>內(nèi)部拆解分析](https://file1.elecfans.com/web2/M00/C0/62/wKgZomXVXKaADAuMAABS7ug6rfM175.png)
評(píng)論