靜電放電（ESD）問題對芯片可靠性構(gòu)成嚴(yán)峻挑戰(zhàn)。本文介紹了芯片級ESD（HBM、CDM、MM）和系統(tǒng)級ESD（IEC61000-4-2）的測試標(biāo)準(zhǔn)、測試方法和測試等級，并對比分析了芯片級ESD和系統(tǒng)級ESD之間的差異。隨后，介紹了隔離系統(tǒng)中常用的ESD防護(hù)設(shè)計方法和測試注意事項(xiàng)。

芯片級ESD測試和系統(tǒng)級ESD測試共同體現(xiàn)了芯片在整個生命周期中的抗ESD性能，但這兩種參數(shù)的測試對象不同，對應(yīng)的測試標(biāo)準(zhǔn)也不同。芯片級ESD測試以獨(dú)立芯片作為DUT，用于評估芯片本身的抗ESD能力。而系統(tǒng)級ESD則是以完整產(chǎn)品作為DUT，用于評估整套產(chǎn)品對外界ESD的抗干擾能力。因此，芯片內(nèi)部集成的ESD保護(hù)電路存在不足以承受同等級的系統(tǒng)級ESD直接沖擊的可能，這也是使用系統(tǒng)級ESD對芯片直接進(jìn)行測試更容易失效的原因。

芯片級ESD與系統(tǒng)級ESD測試標(biāo)準(zhǔn)介紹和差異分析技術(shù)文檔免費(fèi)下載：

*附件：AN-13-0009_芯片級ESD與系統(tǒng)級ESD測試標(biāo)準(zhǔn)介紹和差異分析.pdf

在測試方法上，芯片級ESD是在固定夾具上測試，芯片處于不上電狀態(tài)。而系統(tǒng)級ESD的測試則是將芯片焊接在PCB上，測試過程中芯片可能處于上電狀態(tài)，測試引腳組合也會因系統(tǒng)電路連接差 異 而 不 同 。 此 外 ， 標(biāo) 準(zhǔn) 規(guī) 定 的 H B M 測 試 要 求 正 負(fù) 極 性 各 3 次 的 脈 沖 電 壓 測 試 ， 而 I E C61000-4-2要求至少正負(fù)極性各10次的脈沖電流測試，電荷的持續(xù)累積也會加速芯片損傷。在放電脈沖波形參數(shù)上，芯片級ESD和系統(tǒng)級ESD相比較，脈沖電壓范圍、脈沖上升時間、脈沖電壓沖擊次數(shù)等參數(shù)均有明顯的差異，如下表所示：

可以看出，一方面，基于IEC61000-4-2標(biāo)準(zhǔn)的ESD能量遠(yuǎn)高于HBM和CDM，以8kV接觸放電為例，系統(tǒng)級ESD脈沖電流峰值為30A，而HBM為1.3A，CDM為5A，系統(tǒng)級ESD相比于芯片級ESD對芯片內(nèi)部的保護(hù)器件增加了6倍的電應(yīng)力需求。另一方面，系統(tǒng)級ESD脈沖上升時間在0.7ns~1ns之間，而HBM的脈沖時間一般需要25ns，系統(tǒng)級ESD對芯片內(nèi)部保護(hù)電路的響應(yīng)時間提出了更加嚴(yán)格的要求，這就使得主要以HBM模型設(shè)計的保護(hù)電路無法及時響應(yīng)，從而使芯片功能電路直接被損壞。