串行外設(shè)接口（SPI）是微控制器和外設(shè)IC之間使用最廣泛的接口之一，如傳感器、ADC、DAC、移位寄存器、SRAM等。SPI 是一個(gè)基于同步、全雙工主從的接口。來(lái)自主站或從站的數(shù)據(jù)在時(shí)鐘上升沿或下降沿同步。主站和從站都可以同時(shí)傳輸數(shù)據(jù)。SPI接口可以是3線或4線。

本文簡(jiǎn)要介紹了4線SPI接口，并介紹了支持SPI的開(kāi)關(guān)和多路復(fù)用器，有助于減少系統(tǒng)板設(shè)計(jì)中數(shù)字GPIO的數(shù)量。

界面

圖 1.帶主站和從站的 SPI 配置。

4線SPI器件有四個(gè)信號(hào)：

時(shí)鐘（斯皮克力克、斷續(xù)器）

芯片選擇

主出，從入

主輸入，從站輸出 （MISO）

產(chǎn)生時(shí)鐘信號(hào)的設(shè)備稱(chēng)為主設(shè)備。主站和從站之間傳輸?shù)臄?shù)據(jù)與主站產(chǎn)生的時(shí)鐘同步。與I2C接口相比，SPI器件支持更高的時(shí)鐘頻率。用戶應(yīng)查閱產(chǎn)品數(shù)據(jù)手冊(cè)，了解SPI接口的時(shí)鐘頻率規(guī)格。

SPI接口只能有一個(gè)主站，也可以有一個(gè)或多個(gè)從站。圖1顯示了主站和從站之間的SPI連接。

來(lái)自主機(jī)的芯片選擇信號(hào)用于選擇從設(shè)備。這通常是一個(gè)低電平有效信號(hào)，并被拉高以斷開(kāi)從機(jī)與SPI總線的連接。當(dāng)使用多個(gè)從站時(shí)，每個(gè)從站都需要一個(gè)單獨(dú)的芯片選擇信號(hào)。在本文中，芯片選擇信號(hào)始終是低電平有效信號(hào)。

數(shù)據(jù)線是數(shù)據(jù)線。MOSI將數(shù)據(jù)從主站傳輸?shù)綇恼荆琈ISO將數(shù)據(jù)從站傳輸?shù)街髡尽?/p>

數(shù)據(jù)傳輸

要開(kāi)始SPI通信，主機(jī)必須發(fā)送時(shí)鐘信號(hào)，并通過(guò)使能CS信號(hào)來(lái)選擇從機(jī)。通常芯片選擇是有源低電平信號(hào);因此，主站必須在此信號(hào)上發(fā)送邏輯0以選擇從站。

SPI是一個(gè)全雙工接口;主站和從站都可以分別通過(guò)MOSI和MISO線同時(shí)發(fā)送數(shù)據(jù)。在SPI通信期間，數(shù)據(jù)同時(shí)被發(fā)送（串行移出到MOSI/SDO總線上）和接收（總線上的數(shù)據(jù)（MISO/SDI）被采樣或讀入）。串行時(shí)鐘邊沿同步數(shù)據(jù)的移位和采樣。SPI接口使用戶能夠靈活地選擇時(shí)鐘的上升沿或下降沿，以采樣和/或平移數(shù)據(jù)（請(qǐng)參閱器件數(shù)據(jù)手冊(cè)以確定使用SPI接口傳輸?shù)臄?shù)據(jù)位數(shù)）。

時(shí)鐘極性和時(shí)鐘相位

在SPI中，主站可以選擇時(shí)鐘極性和時(shí)鐘相位。CPOL位在空閑狀態(tài)下設(shè)置時(shí)鐘信號(hào)的極性。空閑狀態(tài)定義為在傳輸開(kāi)始時(shí) CS 處于高電平并轉(zhuǎn)換到低電平的時(shí)間段，以及在傳輸結(jié)束時(shí) CS 處于低電平并轉(zhuǎn)換到高電平的時(shí)間段。CPHA 位選擇時(shí)鐘相位。

根據(jù)CPHA位的不同，時(shí)鐘沿上升或下降沿用于采樣和/或移位數(shù)據(jù)。主機(jī)必須根據(jù)從機(jī)的要求選擇時(shí)鐘極性和時(shí)鐘相位。根據(jù) CPOL 和 CPHA 位的選擇，可提供四種 SPI 模式。表1顯示了四種SPI模式。

表 1.具有聚碳酸酯和聚碳酸酯的 SPI 模式

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數(shù)據(jù)顯示在 MOSI 和 MISO 行上。傳輸?shù)拈_(kāi)始和結(jié)束由綠色虛線表示，采樣邊緣以橙色表示，偏移邊緣以藍(lán)色表示。（請(qǐng)注意，這些數(shù)字僅用于說(shuō)明目的。為了成功進(jìn)行SPI通信，用戶必須參考產(chǎn)品數(shù)據(jù)手冊(cè)，并確保滿足器件的時(shí)序規(guī)格。

圖 2.SPI 模式 0，CPOL = 0，CPHA = 0：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在上升沿采樣，在下降沿移位。

圖3顯示了SPI模式1的時(shí)序圖。在此模式下，時(shí)鐘極性為0，表示時(shí)鐘信號(hào)的空閑狀態(tài)為低。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（由橙色虛線顯示）上采樣，數(shù)據(jù)在上升沿（由藍(lán)色虛線顯示）偏移。

圖 3.SPI 模式 1，CPOL = 0，CPHA = 1：CLK 空閑狀態(tài) = 低電平，數(shù)據(jù)在下降沿采樣，在上升沿移位。

圖4顯示了SPI模式2的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿（由橙色虛線顯示）上采樣，數(shù)據(jù)在上升沿（由藍(lán)色虛線顯示）偏移。

圖 4.SPI 模式 2，CPOL = 1，CPHA = 1：CLK 空閑狀態(tài) = 高電平，數(shù)據(jù)在下降沿采樣，在上升沿移位。

圖5顯示了SPI模式3的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高。此模式下的時(shí)鐘相位為0，表示數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿（由橙色虛線顯示）上采樣，數(shù)據(jù)在下降沿（由藍(lán)色虛線顯示）上移位。

圖 5.SPI 模式 3，CPOL = 1，CPHA = 0：CLK 空閑狀態(tài) = 高電平，數(shù)據(jù)在上升沿采樣，在下降沿移位。

多從站配置

多個(gè)從站可與單個(gè)SPI主站配合使用。從站可以常規(guī)模式或菊花鏈模式連接。

圖 6.多從屬 SPI 配置。

常規(guī) SPI 模式

在常規(guī)模式下，需要從主站為每個(gè)從站選擇單獨(dú)的芯片。一旦芯片選擇信號(hào)被主站使能（拉低），MOSI/MISO線路上的時(shí)鐘和數(shù)據(jù)就可用于所選從站。如果啟用了多個(gè)芯片選擇信號(hào)，則MISO線路上的數(shù)據(jù)將損壞，因?yàn)橹髡緹o(wú)法識(shí)別哪個(gè)從站正在傳輸數(shù)據(jù)。

從圖6可以看出，隨著從站數(shù)量的增加，來(lái)自主站的芯片選擇線的數(shù)量也在增加。這可以快速增加主站所需的輸入和輸出數(shù)量，并限制可以使用的從站數(shù)量。有不同的技術(shù)可以用來(lái)增加常規(guī)模式下的從站數(shù)量;例如，使用多路復(fù)用器生成芯片選擇信號(hào)。

菊花鏈法

在菊花鏈模式下，從站的配置使得所有從站的芯片選擇信號(hào)連接在一起，數(shù)據(jù)從一個(gè)從站傳播到下一個(gè)從站。在此配置中，所有從站同時(shí)接收相同的SPI時(shí)鐘。來(lái)自主站的數(shù)據(jù)直接連接到第一個(gè)從站，該從站向下一個(gè)從站提供數(shù)據(jù)，依此類(lèi)推。

在這種方法中，當(dāng)數(shù)據(jù)從一個(gè)從站傳播到下一個(gè)從站時(shí)，傳輸數(shù)據(jù)所需的時(shí)鐘周期數(shù)與菊花鏈中的從站位置成正比。例如，在圖7中，在8位系統(tǒng)中，第3個(gè)從器件上需要24個(gè)時(shí)鐘脈沖才能獲得數(shù)據(jù)，而常規(guī)SPI模式下只有8個(gè)時(shí)鐘脈沖。

圖 7.多從屬 SPI 菊花鏈配置。

圖8顯示了時(shí)鐘周期和通過(guò)菊花鏈傳播的數(shù)據(jù)。菊花鏈模式不一定支持所有SPI器件（請(qǐng)參考產(chǎn)品數(shù)據(jù)手冊(cè)以確認(rèn)菊花鏈?zhǔn)欠窨捎茫?/p>

圖 8.菊花鏈配置：數(shù)據(jù)傳播。

支持 SPI 的開(kāi)關(guān)和多路復(fù)用器

最新一代支持 SPI 的開(kāi)關(guān)可顯著節(jié)省空間，而不會(huì)影響精密開(kāi)關(guān)性能。本文的這一部分討論了一個(gè)案例研究，說(shuō)明支持SPI的開(kāi)關(guān)或多路復(fù)用器如何顯著簡(jiǎn)化系統(tǒng)級(jí)設(shè)計(jì)并減少所需的GPIO數(shù)量。

ADG1412是一款四通道、單刀單擲（SPST）開(kāi)關(guān)，每個(gè)開(kāi)關(guān)的控制輸入端需要連接4個(gè)GPIO。圖9顯示了微控制器與一個(gè)ADG1412之間的連接。

圖 9.微控制器 GPIO 作為開(kāi)關(guān)的控制信號(hào)。

隨著電路板上開(kāi)關(guān)數(shù)量的增加，所需的 GPIO 數(shù)量也會(huì)顯著增加。

例如，在設(shè)計(jì)測(cè)試儀器系統(tǒng)和大量開(kāi)關(guān)時(shí)，使用大量開(kāi)關(guān)來(lái)增加系統(tǒng)中的通道數(shù)。在4×4交叉點(diǎn)矩陣配置中，使用4個(gè)ADG1412。該系統(tǒng)需要16個(gè)GPIO，限制了標(biāo)準(zhǔn)微控制器中可用的GPIO。

圖10顯示了使用微控制器的16個(gè)GPIO連接4個(gè)ADG1412。

圖 10.在多從屬配置中，所需的 GPIO 數(shù)量會(huì)大幅增加。

減少GPIO數(shù)量的一種方法是使用串并聯(lián)轉(zhuǎn)換器，如圖11所示。該器件輸出并行信號(hào)，可連接到開(kāi)關(guān)控制輸入，并且器件可通過(guò)串行接口SPI進(jìn)行配置。這種方法的缺點(diǎn)是通過(guò)引入額外的組件來(lái)增加物料清單。

圖 11.使用串行至并行轉(zhuǎn)換器的多從屬交換機(jī)。

另一種方法是使用SPI控制開(kāi)關(guān)。這種方法的優(yōu)點(diǎn)是減少了所需的GPIO數(shù)量，并且還消除了額外的串行至并行轉(zhuǎn)換器的開(kāi)銷(xiāo)。如圖12所示，只需7個(gè)微控制器GPIOS，即可為4個(gè)ADGS1412提供SPI信號(hào)，而不是16個(gè)微控制器GPIOS。

圖 12.支持 SPI 的開(kāi)關(guān)可節(jié)省微控制器 GPIO。

這些交換機(jī)可以以菊花鏈配置進(jìn)行配置，以進(jìn)一步優(yōu)化 GPIO 計(jì)數(shù)。在菊花鏈配置中，無(wú)論系統(tǒng)中使用的開(kāi)關(guān)數(shù)量如何，主站（微控制器）僅使用四個(gè) GPIO。

圖 13 僅用于說(shuō)明目的。ADGS1412數(shù)據(jù)手冊(cè)建議在SDO引腳上使用上拉電阻（有關(guān)菊花鏈模式的更多詳細(xì)信息，請(qǐng)參閱ADGS1412數(shù)據(jù)手冊(cè)）。

圖 13.在菊花鏈中配置SPI支持的交換機(jī)，以進(jìn)一步優(yōu)化GPIO。

為簡(jiǎn)單起見(jiàn)，此示例中使用了四個(gè)開(kāi)關(guān)。隨著系統(tǒng)中開(kāi)關(guān)數(shù)量的增加，電路板簡(jiǎn)單和節(jié)省空間的好處是顯著的。ADI SPI支持的開(kāi)關(guān)采用4×8交叉點(diǎn)配置，在6層板上提供8個(gè)四通道SPST開(kāi)關(guān)，可將總電路板空間減少20%。