使用開源verilog仿真工具進行文件的編譯和仿真
一、本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真。
Icarus VerilogIcarus Verilog極其小巧，支持全平臺Windows+Linux+MacOS，并且源代碼開源。通過tb文件可以生成對應(yīng)的仿真波形數(shù)據(jù)文件。
通過GTKWave可以查看仿真波形圖，支持將Verilog轉(zhuǎn)換為VHDL文件。
1.安裝iverilog：
sudoapt-getinstalliverilog
安裝完成查看版本
iverilog-v
2.安裝gtkwave:
sudoapt-getinstallgtkwave
安裝完成查看版本
gtkwave-v
tb中添加:
3.編譯:
進入文件目錄，輸入命令：
iverilog*.v
編譯完成出現(xiàn).out文件
生成.vcd文件
vppa.out
執(zhí)行后產(chǎn)生的文件如下：
4.用GTKWave打開VCD文件：
gtkwaveglitch.vcd
執(zhí)行完成后，彈出界面
添加波形的時候卡死，可能是glitch.vcd文件太大；
解決：
gtkwave,icarus支持vcd,lxt,lxt2 dump.
vcd通用但vcd dump太大，gtkwave不能很好的查看波形，導(dǎo)致崩潰。
所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專用格式。
cpglitch.vcdglitch.lxt
添加波形
5.Verilog轉(zhuǎn)換為VHDL
將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd
iverilog-tvhdl-oglitch.vhdglitch.v
審核編輯：郭婷
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
仿真
+關(guān)注
關(guān)注
51文章
4211瀏覽量
135042 -
Verilog
+關(guān)注
關(guān)注
28文章
1364瀏覽量
111422
原文標題：開源verilog仿真工具 | iverilog+GTKWave
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)
大規(guī)模集成電路設(shè)計的重要工具。然而，隨著設(shè)計規(guī)模的擴大和復(fù)雜度的增加，硬件仿真系統(tǒng)的編譯過程面臨著諸多挑戰(zhàn)。本文旨在探討基于FPGA的硬件仿真系統(tǒng)在
FPGA Verilog HDL語法之編譯預(yù)處理
的語句)。Verilog HDL編譯系統(tǒng)通常先對這些特殊的命令進行“預(yù)處理”，然后將預(yù)處理的結(jié)果和源程序一起在進行通常的編譯處理。
芯片封裝需要進行哪些仿真？
全球的封裝設(shè)計普及率和產(chǎn)能正在不斷擴大。封裝產(chǎn)能是一個方面，另一方面是在原型基板和封裝上投入資源之前，進行測試和評估的需求。這意味著設(shè)計人員需要利用仿真工具來全面評估封裝基板和互連。異構(gòu)集成
車載總線監(jiān)控分析及仿真工具 - VBA
INTEWORK-VBA（Vehicle Bus Analyzer）車載總線監(jiān)控分析及仿真工具，是由經(jīng)緯恒潤自主研發(fā)的一款專業(yè)、易用的車載總線工具。VBA集監(jiān)控分析、節(jié)點仿真、測量標定
Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用
。然而，在實際應(yīng)用中，設(shè)計師可能會遇到各種問題，這些問題可能會影響仿真的準確性和設(shè)計的可靠性。 Verilog電路仿真常見問題 仿真環(huán)境的搭建問題
Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南
Verilog設(shè)計的仿真需求。 編寫測試文件 ： 編寫Verilog測試文件，對設(shè)計的各個模塊進行
基于EasyGo Vs工具包和Nl veristand軟件進行的永磁同步電機實時仿真
、航空航天和能源電力等實時測試和驗證至關(guān)重要的行業(yè)。 本篇內(nèi)容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進行的永磁同步電機（PMSM）實時仿真。 PMSM實時仿真
芯片后仿真要點
sign-off，寫出SDF3.0用以后仿真，搭建后仿真的驗證環(huán)境，添加sc/io/macro的verilog model，仿真輸出VCD給Redhawk/Voltus做功耗/IR D
keil軟件仿真如何仿真輸入
Keil軟件是一款廣泛使用的嵌入式開發(fā)工具，它提供了豐富的功能，包括代碼編輯、編譯、調(diào)試和仿真等。 1. Keil軟件概述 Keil軟件是一款集成開發(fā)環(huán)境（IDE），專為嵌入式系統(tǒng)開發(fā)設(shè)計。它支持
TLV905模型只有TSM文件，無法正常編譯及仿真怎么解決？
TI官網(wǎng)下載的TLV905模型只有TSM文件，沒有.lib和.cir文件。不過可以正常調(diào)出圖形文件，電路圖畫好后，無法啟動仿真，一直有報錯。按照指導(dǎo)去
發(fā)表于 08-14 08:13
RISC-V指令集仿真介紹
程序所呈現(xiàn)的結(jié)果不一致，則認為處理器設(shè)計存在問題，需要修正。對于RISCV處理器設(shè)計來講，最常見的仿真工具是Spike。本文將著重介紹如何安裝Spike仿真工具。
安裝Spike
發(fā)表于 07-31 23:03
如何在ModelSim中添加Xilinx仿真庫
的芯片，看自己需要增減。
5、默認選全上即可。
6、指定編譯完后的庫存放位置，這里作者在modelsim安裝目錄下新建了xilinx_lib的文件夾，并指定到這里
發(fā)表于 07-03 18:16
FPGA設(shè)計中 Verilog HDL實現(xiàn)基本的圖像濾波處理仿真
個數(shù)據(jù)：
代碼：
2、EdgeSobel的Verilog源代碼：
代碼：
3、仿真文件：EdgeSobel_tb.v
發(fā)表于 05-20 16:44
基于樹莓派5的RTL仿真體驗
test.out是目標可執(zhí)行文件，但此文件執(zhí)行后只會在終端上顯示仿真時文字信息，需要使用 vvp 工具將其可視化成 .vcd 文件。
其中
發(fā)表于 04-30 17:35
FPGA入門必備：Testbench仿真文件編寫實例詳解
在編寫完HDL代碼后，往往需要通過仿真軟件Modelsim或者Vivadao自帶的仿真功能對HDL代碼功能進行驗證，此時我們需要編寫Testbench文件對HDL功能
發(fā)表于 04-29 10:43
?2727次閱讀
工商網(wǎng)監(jiān)
評論