本文重點(diǎn)介紹了ADI公司軟件定義無線電（SDR）中提供的射頻（RF）鎖相環(huán)（PLL）相位同步功能。此功能有助于降低天線校準(zhǔn)的復(fù)雜性，特別是對于采用大型天線陣列的系統(tǒng)。用戶指南中提供了同步的控制和配置。相位相干信號

相干性是波的一種屬性，它定義了單個波的物理量中或兩個或多個波之間存在的關(guān)系。在電子學(xué)中，物理系統(tǒng)處理連續(xù)波和時鐘信號的相位、頻率和幅度。一般而言，如果兩個信號的相位差隨時間保持恒定和穩(wěn)定，則它們就是相位相干的。圖1a顯示了兩個信號隨時間變化的相位。兩個信號表現(xiàn)出相干的相位關(guān)系，因?yàn)樗鼈冎g的相位保持不變。圖1b比較了系統(tǒng)中參考信號在不同上電周期下的起始階段。這里還可以觀察到每次上電的相干相位關(guān)系。然而，圖1c給出了一個相位不相干的示例，因?yàn)樾盘栐诿看紊想姇r都以隨機(jī)相位開始。

圖1.隨時間變化的相干和非相干相關(guān)系的示例。

多通道和多天線系統(tǒng)中的相位缺陷及其緩解

相控陣和大規(guī)模MIMO系統(tǒng)具有多個天線和多個RF通道。從數(shù)字后端到天線陣列，多平面上的相位相干和定時同步是此類系統(tǒng)的主要要求。例如，在中等訪問級別上需要幀同步，在數(shù)字接口上需要相干性（例如，確定性延遲），在多個通道的多個轉(zhuǎn)換器或芯片采樣時需要同步，多個本地振蕩器（LO）之間的相位相干性對于生成射頻至關(guān)重要，天線陣列元件之間需要確定性的相位關(guān)系。因此，在不同階段保持連貫的關(guān)系至關(guān)重要。然而，由于實(shí)際的實(shí)際因素，例如器件間變化、印刷電路板上的走線、元件中的非線性、耦合效應(yīng)、分頻器比率、硬件老化、時鐘漂移、溫度漂移和本地振蕩器漂移，這是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。

如果系統(tǒng)中使用多個RF LO，則LO相位漂移是一個額外的因素，隨多個通道和時間變化。提供不同的架構(gòu)選項(xiàng)來生成相干RF LO信號。

RF LO分布：LO信號由公共LO產(chǎn)生，然后在系統(tǒng)中分配。由于無線電頻率，這不是一件容易的事。RF損耗和RF耦合使其變得非常困難。

參考時鐘分配：為避免RF損耗，LO信號在本地生成。然而，由于PLL或壓控振蕩器（VCO）的變化，需要額外的努力來同步單獨(dú)生成的LO信號。

圖2顯示了基于集成收發(fā)器芯片的多通道和多天線RF子系統(tǒng)架構(gòu)示例。有一個片內(nèi)頻率合成器（PLL）和一個用于產(chǎn)生RF LO的VCO。參考時鐘在收發(fā)器芯片外部生成，并分別分配給每個芯片的器件時鐘輸入。參考時鐘的進(jìn)一步縮放和分配在芯片上完成。在圖2中，顯示了從系統(tǒng)參考時鐘到天線的傳播路徑的細(xì)分。路徑可以拆分為不同的段，其中每個段都會產(chǎn)生傳播延遲。傳播延遲的差異會導(dǎo)致相位差的差異，并擾亂系統(tǒng)中的相位相干性。

圖2.多通道和多天線系統(tǒng)中相位缺陷的來源。

采用校準(zhǔn)技術(shù)來減輕實(shí)際缺陷。通過使用校準(zhǔn)方法，確定未知因素，然后進(jìn)行相應(yīng)的校正。由于相位差異，相控陣和大規(guī)模MIMO系統(tǒng)中每個RF通道的頻率響應(yīng)與其他通道不同。此外，它本質(zhì)上是時間變化的。系統(tǒng)中可以測量的靜態(tài)因子通過工廠校準(zhǔn)進(jìn)行補(bǔ)償。使用初始校準(zhǔn)來緩解部署相關(guān)因素，這些校準(zhǔn)也可以在每次系統(tǒng)啟動時運(yùn)行。為了減少動態(tài)和時變因素，需要定期進(jìn)行天線校準(zhǔn)。除溫度漂移外，LO相位漂移也是隨多個通道和隨時間變化的動態(tài)因素之一。當(dāng)這些校準(zhǔn)在操作期間執(zhí)行時，它們會消耗寶貴的系統(tǒng)資源，例如時間頻率。因此，會出現(xiàn)一個優(yōu)化問題，即以分配給校準(zhǔn)工作的資源最少來最大化系統(tǒng)性能。

使用RF PLL相位同步功能簡化校準(zhǔn)

ADRV9009是ADI公司RadioVerse產(chǎn)品組合中一款雙通道、高度集成的SDR。它提供兩個發(fā)射通道和兩個接收通道，分別將數(shù)字 IQ 位轉(zhuǎn)換為 RF 和 RF 轉(zhuǎn)換為數(shù)字 IQ 位。它基于零中頻架構(gòu)，通過卓越的發(fā)射器和接收器射頻性能將系統(tǒng)功耗降至最低。該器件可支持使用片內(nèi)功能的完整頻率生成，無需外部元件。有三個片上頻率合成器，RF LO頻率合成器就是其中之一。每個頻率合成器都有一個集成的VCO和一個環(huán)路濾波器。這種高集成度和卓越的性能為在整個支持的頻率范圍內(nèi)生成頻率提供了高度的靈活性。?

在數(shù)字端，ADRV9009采用JESD204B協(xié)議作為執(zhí)行數(shù)字?jǐn)?shù)據(jù)傳輸?shù)拇薪涌凇?它內(nèi)置支持使用 JESD SYSREF 信號的多芯片同步。因此，創(chuàng)建大規(guī)模相控陣和大規(guī)模MIMO系統(tǒng)是最佳選擇。

除多芯片同步外，ADRV9009還提供RF PLL同步功能，使內(nèi)部生成的LO信號具有相位相干并與施加的參考時鐘對齊。基于此功能，可以在大型系統(tǒng)中輕松實(shí)現(xiàn)以下功能：

上電時的相位相干性：每個電源周期的恒定、確定性和穩(wěn)定的相位值

運(yùn)行期間的相位相干性：啟動后跟蹤相位值

多器件之間的相位相干性：進(jìn)一步支持多芯片同步

校準(zhǔn)算法需要數(shù)字硬件中的計算和內(nèi)存資源。例如，這些算法通常在基帶處理鏈中實(shí)現(xiàn)，并使用FPGA/DSP資源。此功能間接降低了功耗和系統(tǒng)校準(zhǔn)資源。因此，啟用此功能可優(yōu)化整體系統(tǒng)性能和效率。由于校準(zhǔn)算法復(fù)雜，初始化和達(dá)到穩(wěn)定的系統(tǒng)狀態(tài)需要更多的時間。通過在初始化時啟用RF PLL同步功能，可以最大限度地縮短此時間。定期執(zhí)行校準(zhǔn)程序，以跟蹤LO相位的漂移，特別是由于溫度引起的漂移。否則，這些漂移會影響多天線系統(tǒng)的波束成形模式。借助RF PLL同步跟蹤功能，可以最大限度地降低校準(zhǔn)頻率，同時保持所需的波束成形性能。有四種操作模式可用于控制相位同步功能：

模式 1：禁用片上射頻 PLL 同步功能。

模式 2：僅為初始化啟用射頻 PLL 同步。

模式 3：初始化時執(zhí)行 RF PLL 同步并僅跟蹤一次。

模式4：連續(xù)射頻PLL相位跟蹤。

圖3顯示了在多芯片和多通道環(huán)境中多次上電周期下測量的相位差結(jié)果。該測量設(shè)置有四個RF通道，使用兩個相同的評估板開發(fā)，其中一個是ADRV9009-W/PCBZ。在矢量網(wǎng)絡(luò)分析儀的幫助下，在每個上電周期中測量了發(fā)射器輸出信號之間的相位差變化。

圖3.通過RF PLL相位同步周期進(jìn)行發(fā)射機(jī)輸出相位比較1（射頻調(diào)諧頻率 = 1800 MHz）。

測量值為五個上電周期，并在不同工作模式下進(jìn)行比較。系統(tǒng)在未啟用RF PLL同步功能的情況下啟動。可以看出，隨著每個上電周期，存在隨機(jī)相位關(guān)系。啟用RF PLL同步功能后，所有五個相對相位值收斂為±2°容差內(nèi)的可重復(fù)值。啟用連續(xù)跟蹤時，它會保持相對相位值，但會有一些延遲。這種延遲導(dǎo)致相對相位增加1°至2°。因此，可以在圖中觀察到一點(diǎn)變化。利用此功能，可以在確定性容差范圍內(nèi)實(shí)現(xiàn)穩(wěn)定的相位值。這減少了動態(tài)因素的影響，并簡化了系統(tǒng)的整體同步和校準(zhǔn)。

結(jié)論

ADI公司提供的高級幾代高度集成SDR均提供RF PLL同步功能，包括ADRV9009雙通道收發(fā)器。如果使用此器件構(gòu)建大型天線陣列系統(tǒng)，則可以利用RF PLL同步功能來簡化天線校準(zhǔn)。可根據(jù)應(yīng)用要求選擇不同的操作模式。只需使用軟件 API 函數(shù)即可執(zhí)行該功能的控制和配置。ADRV9009用戶指南1提供了有關(guān)此功能的功能和用法的更多詳細(xì)信息。

審核編輯：郭婷