來源：《半導體芯科技》雜志10/11月刊

CEA-Leti和英特爾合作成功實現了具有高對準精度和高吞吐量的芯片到晶圓（Die-to-Wafer，D2W）自組裝技術，并在2022年電子元件與技術會議(ECTC)上展示了這項突破性技術。這種D2W自組裝工藝是利用水的毛細力（capillary force）在目標設備上來對齊裸片Die，該技術有望應用在內存、高性能計算和光子技術等領域。

據悉，CEA-Leti和英特爾合作優化了一種混合直接鍵合的自組裝工藝，采用的方法是使用水滴的毛細力來對齊目標晶圓上的裸片。該工藝有望增加對準精度，并可以達到每小時幾千個Die的制造吞吐量，這對于未來需要的芯片對晶圓(D2W)混合鍵合技術來說是一項突破，可以促進D2W鍵合技術應用。

該結果發表在2022年電子元件與技術會議(ECTC)的論文“Collective Die-to-Wafer Self-Assembly for High Alignment Accuracy and High Throughput 3D Integration”中。雖然領先的微電子公司認為D2W混合鍵合工藝對于未來存儲器、高性能計算和光子器件的成功至關重要，但它比晶圓對晶圓（W2W）鍵合要復雜得多，對齊精度和芯片組裝吞吐量也較低，所以尚處于研究階段。CEA-Leti多年來一直在研究開發自組裝方法，目標是大幅提高吞吐量和貼裝精度。

CEA-Leti的3D集成項目經理Emilie Bourjot說：“采用具有商業規模吞吐量的D2W自組裝方法需要解決與芯片處理相關的兩個主要挑戰，一是將自組裝工藝與取放工具相結合，二是為自組裝技術配套集體芯片處理（collective die handing）解決方案。如果將自組裝工藝與取放工具相結合，則可以通過減少對齊時間來提高產量，因為精細對齊是由液滴完成的。而當自組裝與芯片集體處理解決方案相結合時，由于所有芯片同時粘合在一起，在整個工藝流程中都不再需要高精度放置，因此吞吐量會增加?！?/p>

工藝優化也是提高工藝成熟度和滿足工業要求的重要組成部分?！皩⑽锢淼哪Я鸵坏嗡Y合起來，竟然能帶來這樣奇跡的對齊和吞吐量性能，這無疑是大有希望的方法，”Bourjot說。

該論文指出：“毛細力源于表面最小化原理，在液體的情況下通過表面張力施加。從宏觀的角度來看，液體傾向于使其液/氣界面最小化，以達到能量最小化的平衡狀態。這種機制使Die芯片在其鍵合位置上自對準。選擇作為重新排列矢量的液體必須具有高表面張力，并且必須與直接鍵合兼容。大多數液體的表面張力在20到50mN/m之間，但水的表面張力為72.1mN/m，這使其成為使用親水鍵的自組裝工藝的絕佳候選者，其中水已經是關鍵機制參數?！?/p>

“用于調節表面親水性的水分配技術和表面處理，對于自組裝工藝的正確進行似乎至關重要，由此才能在自制的集體自組裝鍵合工作臺上實現出色的對準性能。這樣產生的平均偏差低于150nm，3σ低于500nm。最后，這種自組裝工藝與各種芯片尺寸（8x8mm2、2.7×2.7mm2、1.3×11.8mm2和2.2×11.8mm2）可以兼容?！痹撜撐姆Q。

相比之下，目前的采用取放工具的鍵合技術，最先進的對準是1μm，最好的情況是700nm，而采用自對準工藝則可以提供低于500nm，甚至小于200nm的鍵合對準。

CEA-Leti還解釋了“自制集體自組裝鍵合工作臺”：“由于沒有用于自組裝方法的工業工具，因此研究團隊制造了自己的實驗工作臺，以實現集體自組裝。盡管低再現性和手動過程控制，自制工作臺仍然可以實現500nm及以下的對準，這非常有力地表明，如果采用專用于該工藝的工業工具將能提供更高的再現性、穩健性和精度。”

該論文的結論強調：盡管取得了以上突破，自組裝技術的許多方面仍然需要探索，只有當工具供應商開發出適應性工具來自動化這一過程時，才能實現巨大的改進。

在這次合作過程中，CEA-Leti設計了工藝流程，并利用其在鍵合物理、工藝和工藝集成方面的專業知識進行了晶圓加工和自組裝鍵合。CEA-Leti還進行了表征，如納米形貌、掃描聲學顯微鏡和對齊。英特爾的工作包括提供規范、建模和預鍵合及正鍵合工藝集成專業知識，以使自組裝工藝與代工廠兼容。

審核編輯 黃昊宇