2022年是晶體管發明75周年。1947年，肖克利、巴丁和布拉坦在貝爾實驗室完成了這項重大發明，開創了一個巨大的半導體電子產業，已經影響到我們生活的方方面面。我記得，作為一名年輕的工程師，當我進入新澤西州默里山的貝爾實驗室大樓工作時，看到墻上的第一個晶體管，我受到了啟迪。

早期的晶體管是用鍺制成的，但在1960年左右，硅成為首選的半導體材料，因為其更大的帶隙可以降低漏電流。對于高電壓和高電流條件下的高功率應用，硅功率MOSFET和IGBT被開發、優化并應用到更多的系統中。事實上，由于硅功率器件的低成本批量生產、優異的起始材料質量、易于制造以及經驗證的可靠性和耐用性，硅功率器件如今已在電力電子領域根深蒂固。盡管硅功率器件享有器件/電路設計傳統和大量精簡的制造基礎設施，但它們正在接近硅的工作極限。硅相對較低的帶隙和臨界電場導致高傳導和開關損耗，并危及高溫性能。因此，其它有前途的材料系統已被探索用于高效的高功率應用。

碳化硅是一種IV–IV寬帶隙化合物材料，Si和C原子之間具有強化學鍵，具有高硬度、化學惰性和高導熱性。在SiC中，寬的n型和p型注入摻雜范圍以及相對薄的SiO2是可能的。相對于硅，SiC表現出高3倍的寬帶隙、7倍至9倍臨界電場強度和2.5倍的導熱率。這些有利的材料特性，使高效的功率器件具有更小的形狀因數和簡化的冷卻，表征了優于Si的性能演變。這一點很早就得到了認可，并導致了對SiC的重大投資，最終于2001年推出了第一個商用SiC肖特基勢壘二極管。2010年業界推出了首個商用SiC MOSFET，并于2018年開始在電動汽車中采用商用SiC MOSFET。

鑒于SiC在高功率應用中的顯著優勢，自20世紀80年代以來，業界一直致力于開發SiC材料和器件技術。在新型半導體材料上制造的功率器件商業化的重要先決條件包括大直徑、低缺陷襯底和高質量外延層生長的可用性，利用現有的、可擴展的硅晶圓廠基礎設施的制造工藝，器件優越性的展示和可與現有半導體器件媲美的可靠性、耐用性。

純SiC晶體是通過Lely升華技術生長的。晶體主要是6H-SiC，但包括其它多型體。1978年，Tairov和Tsvetkov發明了一種可復制的SiC晶塊生長方法；該方法涉及將6H-SiC籽晶插入升華生長爐中并控制從SiC源到籽晶的質量傳輸。這種生長方法被稱為改進的Lely法或種子升華法，由幾個小組改進并進一步發展，以獲得具有大直徑和降低缺陷密度的SiC晶塊。今天，150mm SiC襯底主要用于生產并擴展到200mm，但規模較小。通過積極處理基底面位錯（最后一個主要的災難性缺陷），殺手級缺陷密度已大幅降低。

1987年，Kuroda等人在1500?C至1650?C的相對較低生長溫度下，在離軸襯底上展示了高質量SiC CVD同質外延生長。這是4H-SiC襯底上的標準外延技術，由于其在垂直方向上具有較高的電子遷移率、較低的本征載流子濃度和較低的摻雜劑電離能，因此對于功率器件來說是優選的。水平熱壁（Kordina等人，1993）和行星熱壁反應器是非常成功的SiC外延生產平臺。SiC晶片具有硅面和碳面。由于更好的柵極氧化物質量，器件通常在硅面上制作。目前，SiC晶片占SiC器件總成本的45%至65%，這是其獨特復雜制造工藝的結果。因此，業界正在探索幾種顛覆性的SiC晶片技術，包括工程襯底和更有效的晶錠利用。

許多成熟的硅工藝已經成功地轉移到SiC上。然而，SiC材料的特性需要優化特定工藝，包括晶片減薄、干蝕刻、熱注入和退火、低電阻率歐姆接觸形成、高質量柵極氧化物界面、透明晶片的計量、檢查以及相對缺乏平坦度的晶片處理。SiC器件制造商已經開發了幾種高產量制造工藝IP，與硅不同，它們在設計和加工方面都有競爭。如今，SiC制造業已經成熟，其晶圓廠基礎設施與Si的基礎設施相當。集成SiC器件制造商與代工制造廠和無晶圓廠共存，設計公司提供可獲得許可的專有技術和知識產權，以加速進入市場。

從歷史角度來看，Matus等人和Urushidani等人分別于1991年和1993年發布了1kV p-n和肖特基勢壘二極管。對于晶體管，Palmour等人于1993年展示了第一個垂直溝槽MOSFET，普渡大學庫珀教授團隊于1997年展示了首個平面雙注入功率MOSFET。

我的SiC之旅始于2000年代初，當時我正在為RF雷達功率放大器制造SiC JFET。他們的器件面積為1.2×10–3 cm2，包括位于晶片邊緣的JFET，良率達到92%（圖1）。小的RF器件面積減輕了缺陷對成品率的不利影響。當時的晶圓直徑為3英寸，我的設計由134個掩模版組成。制造用于功率應用的0.27cm2尺寸器件將需要整個掩模版。在圖1的晶片圖中所示的134個掩模版中，只有黃色所示的五個掩模版沒有失效器件，因此0.27cm2器件的良率為3.7%，今天依然如此。隨著SiC器件的面積增加，加工缺陷對良率具有不成比例的災難性影響。

圖1： JFET柵極到源極擊穿電壓的晶片圖，顯示92%的良率，這包括位于晶片邊緣JFET的貢獻。好的器件顯示為紅色；故障器件顯示為灰色。每個掩模版中的大的、均勻分布的白色正方形包含在自動探針測試中未測量的實驗器件和表征結構。只有五個方框（用黃色輪廓表示）內不包含故障器件。

早在2006年，我就制造了1200V 0.19-cm2 JFET，能夠在2V的正向壓降和2.5V的柵極偏置下輸出54A電流（圖2）。這促使我繼續致力于SiC的商業化。事實上，我的0.19平方厘米JFET在日本大津舉行的2007年SiC及相關材料國際會議上獲得了“器件新紀錄”。

圖2：2006年在3英寸晶圓上制造的0.19-cm2 4H-SiC JFET的代表性正向電流特性。該器件在2V的正向壓降和2.5V的柵極偏置下輸出54A的電流。它能夠阻擋1270V的電壓。

當引入一種有前途的技術時，需要一種合適的大規模應用來實現成本削減。對于SiC而言，混合動力汽車和電動汽車構成了大規模商業化應用，推動了我們目前正在經歷的SiC爆炸式增長。根據Yole Group的預測，到2027年，功率SiC器件將成為63億美元的市場，其中汽車占50億美元?？傮w而言，預計到2027年，SiC將占據功率器件市場的20%以上。

在未來五年中，復雜和勞動/時間密集型SiC襯底的生長將繼續推動垂直集成、“飄移”式創新（每晶塊產生更多襯底）以及工程襯底的進步。在200毫米晶圓接近每平方厘米的成本和缺陷密度標桿之前，150毫米晶圓將占據超過50%的市場份額。

非CMOS兼容工藝，如歐姆接觸形成、熱注入和退火、襯底薄化和金屬化將接近標準化。晶片平整度將提高，便于制造。柵極氧化物優化將增加遷移率并降低閾值電壓不穩定性。由于其更高的復雜性，溝槽MOSFET結構對于額定電壓低于1700V的器件更有意義，因此不會成為SiC制造的公司的選擇。由于工藝IP使SiC制造復雜化，IDM將繼續主導生產。在成熟、完全折舊的硅晶圓廠中制造SiC已成為一種經濟高效的模式，并將繼續向前發展。缺陷密度降低將使得更大的SiC器件電流額定值更接近Si的額定值。650至1700V SiC MOSFET的價格將比硅器件高1.5至2倍。然而，在汽車和光伏等主要應用中，系統級成本節約將超過采購SiC器件的成本增加。

編輯：黃飛