在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado里如何手動(dòng)調(diào)整編譯順序

FPGA技術(shù)驛站 ? 來(lái)源:FPGA技術(shù)驛站 ? 2023-01-06 09:27 ? 次閱讀

通常情況下,一旦創(chuàng)建好Vivado工程,添加了相應(yīng)的RTL文件,Vivado會(huì)自動(dòng)找到設(shè)計(jì)的頂層文件,正確地顯示設(shè)計(jì)層次。在這個(gè)過程中,Vivado會(huì)自動(dòng)分析文件的編譯順序。那么是否可以手動(dòng)調(diào)整文件的編譯順序呢?答案是肯定的。

這里我們以調(diào)整仿真文件編譯順序?yàn)槔M(jìn)行說(shuō)明。

第一步:在Sources窗口中,選擇sim_1文件夾,點(diǎn)鼠標(biāo)右鍵,在彈出窗口中依次按如下方式選擇。

No Update, Manual Compile Order。

0380de64-8d58-11ed-bfe3-dac502259ad0.png

第二步:切換到Compile Order菜單下,并將下圖紅色方框中的內(nèi)容切換為Simulation。

039925d2-8d58-11ed-bfe3-dac502259ad0.png

第三步:選中需要調(diào)整的文件,點(diǎn)擊鼠標(biāo)右鍵,在彈出窗口中根據(jù)需要選擇相應(yīng)的紅色方框內(nèi)的選項(xiàng)。位于最頂層的,將是第一個(gè)被編譯的。至此,編譯順序調(diào)整完畢。

03a37f00-8d58-11ed-bfe3-dac502259ad0.png

實(shí)際上,Vivado還提供了命令report_compile_order用于查看編譯順序。通過選項(xiàng)-used_in(該選項(xiàng)有3個(gè)可選值:synthesis、simulation和implementation)可查看綜合、仿真或布局布線階段的文件編譯順序,通過選項(xiàng)-constraints可查看約束文件的編譯順序。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 文件
    +關(guān)注

    關(guān)注

    1

    文章

    578

    瀏覽量

    25231
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    388

    瀏覽量

    60720
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    676

    瀏覽量

    33780
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    830

    瀏覽量

    68291

原文標(biāo)題:Vivado里如何手動(dòng)調(diào)整編譯順序

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    C程序的完整編譯過程

    本文討論了C程序的完整編譯過程,分別講述了預(yù)處理、編譯、匯編、鏈接各階段完成的編譯任務(wù)。然后通過一個(gè)編譯實(shí)例,探討了各階段輸出的文件。
    的頭像 發(fā)表于 11-15 17:14 ?4322次閱讀
    C程序的完<b class='flag-5'>整編譯</b>過程

    怎么改變模擬編譯順序

    文件的編譯順序,我還需要手動(dòng)提交dp2mipi_top_ddr4_1_0_microblaze_mcs.v。 所以我們可以自動(dòng)制作它。問候Prateek
    發(fā)表于 05-08 06:50

    使用scons編譯時(shí),需要怎么做才能輸出gcc的完整編譯信息呢?

    使用scons編譯時(shí),我需要怎么做才能輸出gcc的完整編譯信息呢?目前sconsCC ......期望輸出arm-none-eabi-gcc -O2 ....
    發(fā)表于 04-02 14:19

    使用scons編譯時(shí),我需要怎么做才能輸出gcc的完整編譯信息呢?

    使用scons編譯時(shí),我需要怎么做才能輸出gcc的完整編譯信息呢?目前sconsCC ……期望輸出arm-none-eabi-gcc -O2 ….
    發(fā)表于 03-23 11:20

    Vivado中的Incremental Compile增量編譯技術(shù)詳解

    Incremental Compile增量編譯Vivado提供的一項(xiàng)高階功能。目的旨在當(dāng)設(shè)計(jì)微小的改變時(shí),重用綜合和布局布線的結(jié)果,縮短編譯時(shí)間。
    的頭像 發(fā)表于 07-05 06:06 ?1.1w次閱讀

    Vivado Design Suite 2015.3新增量編譯功能介紹

    了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動(dòng)增量編譯流程。
    的頭像 發(fā)表于 11-20 06:56 ?3056次閱讀

    Vivado 2015.3中的新增量編譯功能介紹

    了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動(dòng)增量編譯流程。
    的頭像 發(fā)表于 11-29 06:32 ?3927次閱讀

    Vivado 2015.3的新增量編譯功能

    了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動(dòng)增量編譯流程。
    的頭像 發(fā)表于 11-30 19:24 ?4753次閱讀

    講述增量編譯方法,提高Vivado編譯效率

    當(dāng)RTL代碼修改較少時(shí),使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯Vivado提供的一項(xiàng)高階功能。目的旨在當(dāng)設(shè)計(jì)微小的改變時(shí),重用綜合和布
    的頭像 發(fā)表于 01-22 17:27 ?1.1w次閱讀
    講述增量<b class='flag-5'>編譯</b>方法,提高<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>效率

    賽靈思軟件通過調(diào)整編譯參數(shù)以及運(yùn)行并行編譯來(lái)優(yōu)化FPGA時(shí)序性能

    萬(wàn)幸的是,當(dāng)今FPGA工具(比如Xilinx的 Vivado)都有很多開關(guān)和設(shè)置選項(xiàng)來(lái)幫助時(shí)序收斂。InTime的方法,就是通過調(diào)整FPGA工具的編譯過程來(lái)解決用戶的時(shí)序問題和其他性能問題。
    的頭像 發(fā)表于 07-26 15:56 ?3821次閱讀
    賽靈思軟件通過<b class='flag-5'>調(diào)整編譯</b>參數(shù)以及運(yùn)行并行<b class='flag-5'>編譯</b>來(lái)優(yōu)化FPGA時(shí)序性能

    Vivado中XDC文件的約束順序

    很對(duì)人在使用Vivado時(shí)喜歡使用多個(gè)約束文件對(duì)整個(gè)工程進(jìn)行約束,同時(shí)Vivado允許設(shè)計(jì)者使用一個(gè)或多個(gè)約束文件。雖然使用一個(gè)約束文件對(duì)于一個(gè)完整的編譯流程來(lái)說(shuō)看似更方便,但是在一些情況下,這會(huì)
    的頭像 發(fā)表于 10-13 16:56 ?7304次閱讀

    在Artix 7 FPGA上使用Vivado的組合邏輯與順序邏輯

    電子發(fā)燒友網(wǎng)站提供《在Artix 7 FPGA上使用Vivado的組合邏輯與順序邏輯.zip》資料免費(fèi)下載
    發(fā)表于 06-15 09:14 ?0次下載
    在Artix 7 FPGA上使用<b class='flag-5'>Vivado</b>的組合邏輯與<b class='flag-5'>順序</b>邏輯

    Vivado編譯常見錯(cuò)誤與關(guān)鍵警告梳理與解析

    Xilinx Vivado開發(fā)環(huán)境編譯HDL時(shí),對(duì)時(shí)鐘信號(hào)設(shè)置了編譯規(guī)則,如果時(shí)鐘由于硬件設(shè)計(jì)原因分配到了普通IO上,而非_SRCC或者_(dá)MRCC專用時(shí)鐘管腳上時(shí),編譯器就會(huì)提示錯(cuò)誤。
    的頭像 發(fā)表于 04-15 11:38 ?8368次閱讀

    淺談Vivado編譯時(shí)間

    隨著FPGA規(guī)模的增大,設(shè)計(jì)復(fù)雜度的增加,Vivado編譯時(shí)間成為一個(gè)不可回避的話題。尤其是一些基于SSI芯片的設(shè)計(jì),如VU9P/VU13P/VU19P等,布局布線時(shí)間更是顯著增加。當(dāng)然,對(duì)于一些設(shè)計(jì)而言,十幾個(gè)小時(shí)是合理的。但我們依然試圖分析設(shè)計(jì)存在的問題以期縮短
    的頭像 發(fā)表于 09-18 10:43 ?2014次閱讀
    淺談<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>時(shí)間

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個(gè)帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?1093次閱讀
    每次<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>的結(jié)果都一樣嗎
    主站蜘蛛池模板: 国产精品午夜国产小视频 | 夜夜操天天干 | 成年男人永久免费看片 | 韩国xxxxxxxx69 | 色惰网站| 亚洲五月激情综合图片区 | 午夜片 飘香香影院 | 二区三区 | 天天射日日操 | 婷婷色香五月激情综合2020 | 中文字幕一区二区三区在线观看 | 牛牛碰在线视频 | 亚洲一级影院 | 三级黄色免费网站 | 亚洲色图图片 | 不卡视频免费在线观看 | 欧美一级免费 | 一级欧美一级日韩 | 色噜噜狠狠成人中文小说 | 国产高清色播视频免费看 | 国产免费高清视频在线观看不卡 | 三级四级特黄在线观看 | 欧美激情第一欧美在线 | 日本免费视频 | 欧美性性性性性ⅹxxbbbb | 亚洲第一视频在线 | 免费看黄色小视频 | 8050网| 欧美一级特黄啪啪片免费看 | 日韩黄色网 | 亚洲一级香蕉视频 | 激情性爽三级成人 | 国产黄网站在线观看 | 米奇777四色精品人人爽 | 亚洲国产成人精品久久 | 天堂网免费 | 天堂社区在线观看 | 性欧美欧美 | 色噜噜狠狠色综合欧洲selulu | 天天躁夜夜躁狠狠躁2021西西 | 久久草在线观看 |