直接數字合成（DDS）技術正在迅速發展，但UHF和微波輸出頻率的直接合成尚不實用或經濟上不可行。當前最先進的商用DDS IC（例如300 MHz AD9852單通道和AD9854正交完整DDS芯片）可為較低VHF頻譜（約120 MHz）提供可用輸出。 DDS和輸出DAC的采樣速度限制是主要瓶頸;基波DDS輸出信號不得大于采樣頻率的一半。ADI公司的下一代高速DDS IC將以900 MHz采樣速率和360 MHz可用基波輸出挑戰這些限制。

為了利用UHF和微波頻率下的DDS屬性，DDS通常與鎖相環（PLL）集成或在混頻器中上變頻。遺憾的是，使用 PLL 進行乘法會影響信號完整性、頻率分辨率和敏捷性。此外，使用混頻器將DSB（雙邊帶）信號上變頻為更高頻率的單邊帶可能需要困難或不可能的輸出濾波以及高質量的固定頻率本振（LO）。用于克服這些缺點的方法通常會導致需要多個PLL或混頻器/濾波器/振蕩器級。

以下是使用上述AD9854正交完全DDS和新器件AD8346正交調制器（相位精度在1度以內，幅度平衡在1900 MHz時）將單級上變頻至800至2500 MHz頻率的改進且經濟的方法。上變頻抑制載波單邊帶信號在整個頻率范圍內顯示>36 dB的典型LO和不需要邊帶頻率抑制。此外，所有DDS信號質量都得以保留，同時將上變頻的不需要的產物降至最低。36 dB抑制足以滿足許多應用的需求，這種4000×的無用信號功率抑制將大大降低輸出濾波器的復雜性，或者提高在要求更高的應用中進行有效濾波的可行性。

要在上限和下邊帶之間進行選擇，只需在AD8346調制器輸入引腳上反轉或交換正交DDS信號，I表示Q，Q表示I。AD9854 DDS提供多種調制模式（AM、FM、PSK和FSK）。除了敏捷的單頻信號外，它還提供數字和模擬通信功能，從而增強了該應用的實用性。

正交DDS信號的上變頻只是AD8346正交調制器可以完成的一個例子。事實上，它可以對任何正交模擬基帶信號（直流至70 MHz）進行上變頻，并具有類似的邊帶抑制。

正交 SSB 上變頻

AD8346正交調制器具有出色的SSB上變頻性能，允許基帶信號直接調制800 MHz至2.5 GHz的本振（LO）頻率，冗余邊帶和LO頻率抑制典型值為36 dB。上變頻信號可以是跳頻、擴頻或靜止的;未調制或寬帶調制，在允許的輸入帶寬內。對于DDS合成的上變頻正交信號，圖1中的框圖顯示了AD9854輸出信號如何施加到AD8346差分“基帶調制”輸入端，以便在LO頻率附近實現SSB上變頻。

圖1.正交 DDS SSB 上變頻

在正交上變頻中，兩個混頻器由正弦和余弦LO驅動，它們在內部來自用戶提供的單端高質量振蕩器。混頻器饋送正弦和余弦基帶信號（濾波后的DDS輸出信號），以圍繞固定LO對稱上變頻。兩個混頻器輸出在內部相加，以添加同相分量并抑制混頻器輸出的正交分量。最終結果（無需額外濾波）是抑制載波、單邊帶、–10dBm和50歐姆阻抗的電壓輸出，頻率是LO和基帶信號之和或差值，加上LO和相反邊帶的抑制殘余。

正交調制需要精確的相位關系，并不是一個新概念。五十年前，正交調制的最初用途之一是產生單邊帶無線電電話信號;它被稱為“相位法”。然而，“濾波器方法”成為首選，因為使用模擬方法不容易在可觀帶寬上保持正交相位關系。這兩種方法都主要在低中頻頻率下使用，目的是去除冗余邊帶并消除“載波”。

AD9854 DDS使用300 MHz時鐘源產生直流至>120 MHz的數字精密正交輸出信號（典型精度為十分之二度）。在圖1所示的示例中，如果適當分頻，時鐘可以從高質量LO得出。AD8346的正交相位誤差在其800至2500 MHz輸出范圍內典型值為1度。這些器件包括一個“芯片組”，可以在從擴頻到電視的許多寬帶數字和模擬通信方案中很好地發揮作用。

Doug Smith 在 1998 年 3 月/4 月發行的 QEX：通信實驗者論壇雜志上撰寫的一篇文章“信號、樣本和東西：DSP 教程（第 1 部分）”中提供了更完整的解釋，包括模擬和數字正交調制以及 SSB 上變頻的基本數學分析。欲了解更多信息，請聯系美國無線電中繼聯盟，地址：225 Main Street， Newington， CT 06111， http://www.arrl.org/qex。

為了更好地理解正交上變頻的優點，比較兩種生成基于UHF和微波DDS的信號的常用方法可能會有所啟發：DDS/PLL倍頻和單級混頻器上變頻。

鎖相環/滴失控器乘法

將DDS信號乘以UHF和微波頻率很容易且經濟，但代價是：DDS提供的優勢幾乎在每個理想屬性中都會降低，包括相位噪聲規格、新頻率采集時間、頻率分辨率和無雜散動態范圍（SFDR）。確實存在可降低信號衰減的PLL/DDS/混頻器/濾波器組合，但這種多級實現的復雜性和成本可能無法容忍。圖2顯示了典型的DDS/PLL實現方案。

圖2.使用 LMX1501A PLL 評估板和 AD9851 DDS 的 DDS 和 PLL 集成示例

PLL輸出相位噪聲是一種明顯且易于觀察到的現象;其放大倍率會降低性能，與PLL的倍增因子成比例（以dB表示，20 log F表示）外/F在).例如，如果將10 MHz處的DDS信號頻率乘以100，從PLL產生1 GHz的輸出，則PLL環路帶寬內的輸出相位噪聲將比原始輸入信號大約40 dB。此外，PLL環路帶寬內的雜散信號或“雜散”將增加相同的量。這可能導致不可接受的雜散電平比DDS輸入信號高40dB

頻譜圖很容易顯示DDS信號的相位噪聲在圖2的PLL電路中乘以×64后如何受到影響。圖3顯示了14 MHz時PLL的DDS輸入信號，圖4顯示了896 MHz時的PLL倍增DDS信號。寬噪聲“裙邊”是相位噪聲下降的標志。

圖3.14 MHz DDS 輸入信號

圖4.896 MHz 鎖相環輸出信號

為了說明PLL倍增對雜散電平的影響，對DDS信號進行了調制，以產生大量接近基波的低電平雜散。圖5顯示了饋送到PLL的調制DDS信號，圖6顯示了PLL的30 kHz環路帶寬內的這些雜散是如何放大的。請注意，距離載波 >60 kHz，雜散幅度不受影響。相位噪聲沒有改變，也沒有改變任何其他參數。

圖5.調制的 14 MHz DDS 信號至 PLL

圖6.896 MHz 鎖相環輸出信號

除了相位噪聲、時序抖動和雜散電平下降之外，PLL乘法還會對許多其他理想的DDS屬性（包括頻率捷變和分辨率）產生不利影響。甚至頻率分辨率也會比DDS分辨率差N倍，并且新的頻率采集將受到PLL建立時間的限制（可能比DDS建立時間大10，000倍）。

DDS/混頻器上變頻

設計人員可以使用混頻器將DDS信號上變頻為UHF/微波頻率。上變頻不會顯著增加雜散電平或相位噪聲。此外，頻率捷變和分辨率不受影響。需要克服的最大障礙是雙邊帶（DSB）輸出的存在：LO + DDS和LO – DDS，以及發生的任何LO饋通。

圖7.典型混頻器的 DSB 輸出

圖7顯示了抑制載波（LO）單上變頻混頻器輸出的200 MHz頻譜區域，展示了上變頻時存在此問題。兩個邊帶相距50 MHz，LO饋通頻率介于兩者之間的中間頻率為1.04 GHz，這種50 MHz的擴展僅為1 GHz輸出頻率的5%。濾除信號以消除不需要的邊帶和LO饋通將非常困難。如果輸出頻率增加到2 GHz，可能會使事情復雜化到無法進行濾波的地步。為了克服這個問題，設計人員傳統上采用多級混頻和濾波，以產生具有更大邊帶間距的 UHF/微波端帶的 DSB 信號，該信號更容易濾波，但成本和復雜性要高得多。

DDS 上轉換實驗室結果

SSB上變頻器的正交實現是在實驗室中使用AD9854和AD8346的評估板完成的。需要對AD8346評估板進行修改，以接受AD9854評估板提供的濾波、正交、單端信號。還需要提高輸出電壓電平，以滿足AD8346的輸入要求。實驗室連接和修改的示意圖如圖 8 所示。修改如下：

添加兩個 1：16 中心抽頭阻抗升壓變壓器（微型電路 T16-6T），將單端正交信號轉換為差分信號，并提供 1：4 電壓升壓。使用中心抽頭次級允許在差分信號中增加1.2 V的直流失調電壓，以符合AD8346輸入偏置要求。

在每個變壓器輸出端增加 1000 歐姆端接電阻。

添加一個 1.2 V 直流偏置源，該偏置源由兩個硅二極管組成，從 3.3 V 電源電壓正向偏置，通過一個 2000 歐姆限流電阻器。連接到I溝道和Q溝道變壓器次級繞組的中心抽頭。

圖8.連接和修改ADI公司的評估板，用于實驗室評估

當適當調整AD9854的正交輸入信號以補償正交相位誤差和I&Q幅度不平衡時，對此設置的測試驗證了AD8346數據手冊中傳達的性能預期。參見圖 9 和圖 10。

信號離開AD9854 IC后，濾波器、電纜和PCB走線長度不等、變壓器差異等會引入I&Q正交相位關系中的誤差。系統相位誤差無法通過更改AD9854的編程來校正。其輸出固定在精確的正交中。相位誤差可以通過調整從AD9854到AD8346評估板的電纜長度來校正。幅度不等式可以使用AD9854的12位獨立正弦和余弦（I&Q）數字幅度乘法器級進行校正。

圖9.AD8346調制器的輸出頻譜

圖9顯示了AD8346輸出頻譜的200 MHz段，以1.05 GHz為中心。DDS“調制”上邊帶和下邊帶信號在LO兩側25 MHz處以1.04 GHz的頻率可見。抑制的上邊帶 （USB） 和有利的下邊帶 （LSB） 幅度之間存在 -40 dB 的差異。40 dB 差分相當于大約一萬比 1 的功率比。這種邊帶抑制水平表示輸入信號相位失配程度約為1度。

圖 10.近距離觀察LSB

1.015 GHz下邊帶（LSB）的近視圖（圖10）顯示出出色的信號完整性。它與圖4中的PLL倍增信號形成鮮明對比。如前所述，可以交換發往正交調制器的正弦和余弦DDS信號，以使互補邊帶受到青睞。

LO饋通幅度（-36 dB）大于此設置中的抑制邊帶。LO饋通電平不受DDS I和Q輸入信號的相位或幅度的影響。為了降低LO饋通的重要性，每個差分輸入引腳的I&Q輸入信號的電壓電平應最大化（1V p-p）。

結論

正交調制是一種成熟且經濟的DDS上變頻到UHF和微波頻率的方法，而不會失去DDS技術的任何理想屬性或損害信號質量。AD8346正交調制器簡化了該過程。它與AD9854 DDS具有差分正交輸出的“自然”匹配。憑借高質量的LO，UHF和微波SSB輸出很容易實現。

憑借AD9854的多種調制模式，該應用在微波輸出頻率下支持（幾乎）完整的AM、FM、PSK、FSK激勵器。通過對AM抑制載波I和Q DDS輸出進行少量附加信號處理，SSB語音或其他幅度調制方案成為可能。圖11顯示了IC如何與外部調制源和控制器件互連以執行通信功能。

圖 11.框圖描述了射頻激勵器在 800 至 2500 MHz 頻段內產生 AM、FM、FSK、PSK 調制信號所需的級數

36 dB（典型值）邊帶和LO抑制可直接用于許多應用，而在要求更高的應用中，輸出濾波變得不那么艱巨。適當調整DDS I&Q信號相位關系和幅度平衡可以進一步增加邊帶抑制。

雖然AD9854專門設計用于提供適當的輸出信號，無需多個DDS即可實現此功能，但本文所述應用中的AD9854并不是將DDS和正交調制相結合的唯一方法。其他DDS IC，如AD9850、AD9851和AD983x系列，也可能用于正交對。如果兩個DDS可以同步，則很可能可以使用內部相位偏移電路對它們進行編程以實現正交輸出。有關DDS和數字調制器產品的完整列表，以及技術說明和數據手冊，請參見DDS產品。還值得注意的是，AD9854具有獨立可編程的I和Q輸出幅度，使輸出匹配成為簡單的軟件程序。

正交DDS SSB上變頻到2GHz以上的相對簡單和經濟性應該鼓勵讀者考慮將這種技術添加到他們的曲目中。它在微波頻率下保留了所有理想的DDS屬性，同時大大減少了傳統雙邊帶混頻器上變頻器不需要的冗余邊帶。

審核編輯：郭婷