在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析與測(cè)試-米爾MYD-JX8MMA7

米爾MYIR ? 來源:米爾MYIR ? 作者:米爾MYIR ? 2023-02-24 16:56 ? 次閱讀

本篇測(cè)評(píng)由電子發(fā)燒友的優(yōu)秀測(cè)評(píng)者“zealsoft”提供。

本次測(cè)試內(nèi)容為米爾MYD-JX8MMA7開發(fā)板其ARM端的測(cè)試?yán)蘰cie2screen并介紹一下FPGA端程序的修改。
?
01.測(cè)試?yán)蘰cie2screen

例程pcie2screen是配合MYD-JX8MMA7開發(fā)板所帶的MYIR_PCIE_5T_CMOS 工程的測(cè)試?yán)?,它的作用是顯示FPGA所連接的攝像頭所采集的視頻。運(yùn)行該程序后屏幕會(huì)顯示一個(gè)標(biāo)題為demo的窗口。

pYYBAGPqCIKAd2JMAAMXyFfc8nk343.png


使用鼠標(biāo)點(diǎn)擊 ready按鈕,demo 窗口會(huì)顯示連續(xù)的視頻,說明攝像頭、DDR、PCIE接口各部分正常。如果沒有接攝像頭,該程序會(huì)顯示雜亂無章的圖像。

該測(cè)試?yán)脑创a沒有包括在SDK中,可以向米爾公司的技術(shù)人員索取。該實(shí)例程序是用Qt開發(fā)的,使用了OpenGL技術(shù)。程序包括以下幾個(gè)主要的類:

MainWindow:QMainWindow子類,是顯示窗口的。

uOpenglYuv:QOpenGLWidget子類,用于顯示采集到的圖像。該類的initializeGL函數(shù)用于初始化OpenGL。paintGL函數(shù)是用于繪制圖像的,其中最核心的語句是:

glTexImage2D(GL_TEXTURE_2D, 0, GL_RGBA, vW, vH, 0, GL_RGBA, GL_UNSIGNED_BYTE, pRGB);


其中的pRGB保存從FPGA讀取的數(shù)據(jù)。從這句我們可以看出該程序所要求的圖像的格式。

xdma_getImg:主線程類

xdma_programe:對(duì)RIFFA接口進(jìn)行了封裝,其中的read_pack用于讀取FPGA數(shù)據(jù),被主線程循環(huán)調(diào)用。其函數(shù)定義如下:

int xdma_programe::read_pack(char *pData, int len)
{
   //int buffer[1920 * 1080];
   //int buffer[1024 * 768];
   int buffer[1280 * 720];
   int i;
   if(dev_fd != NULL)
   {
       fpga_send(dev_fd, 0, buffer, len / 4, 0, 1, 25000);
       fpga_recv(dev_fd, 0, buffer, len / 4, 25000);
       memcpy(pData, (char *)buffer, len);
       return len;
   }
   else
   {
       return 0;
   }
}

從函數(shù)中可以看出,在每次讀數(shù)據(jù)前,該函數(shù)先向FPGA寫一次數(shù)據(jù)(數(shù)據(jù)無意義,和FPGA的狀態(tài)機(jī)有關(guān)),每次讀入一整幀的數(shù)據(jù)。

02.
FPGA端程序的修改
FPGA端的邏輯控制在chnl_tester.v中,它定義了一個(gè)狀態(tài)機(jī),用于對(duì)數(shù)據(jù)收發(fā)進(jìn)行控制。狀態(tài)機(jī)定義如下:

always @(posedge CLK or posedge RST) begin
       if (RST) begin
               rLen <= #1 0;
               rCount <= #1 0;
               rState <= #1 0;
               rData <= #1 0;
               vout_vs_r <= #1 0;
       end
       else begin
         case (rState)
               3'd0: begin // Wait for start of RX, save length
                       if (CHNL_RX) begin
                               rLen <= #1 CHNL_RX_LEN;
                               rCount <= #1 0;
                               rState <= #1 3'd1;
                       end
               end
               3'd1: begin // Wait for last data in RX, save value
                       if (CHNL_RX_DATA_VALID) begin
                               rData <= #1 CHNL_RX_DATA;
                               rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                       end
                       if (rCount >= rLen)begin
                               rState <= #1 3'd2;
                               end
               end
               3'd2: begin // Prepare for TX
                       if (read_valid) begin                
                            rCount <= #1 0;
                            rState <= #1 3'd3;
                            end
               end
               3'd3: begin // Start TX with save length and data value
                       if (CHNL_TX_DATA_REN) begin
                               //rData <= #1 data_in;
                               rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                               if (rCount >= rLen)
                                       rState <= #1 3'd4;                
                       end
               end
               3'd4: begin
           if (vout_vs_r)         
               rState <= #1 3'd5;
           else begin                
                       vout_vs_r <= #1 1;
                       rState <= #1 3'd4;
                       rCount <= #1 0;
                       end
               end        
               3'd5: begin
            if (vs_flag) begin         
                rState <= #1 3'd0;
                vout_vs_r <= #1 0;
                end
            else                 
                rState <= #1 3'd5;
        end                                      
         endcase
       end
end


我們手頭沒有攝像頭進(jìn)行測(cè)試,所以簡單修改該程序,使程序發(fā)送藍(lán)色漸變色帶信號(hào)。
核心修改如下:

……
reg [31:0] rColor = 0;
……
assign CHNL_TX_DATA = (read_en)? {rColor, rColor}:64'd0;
……
               3'd3: begin // Start TX with save length and data value
                       if (CHNL_TX_DATA_REN) begin
                               //rData <= #1 data_in;
//                                if (rCount % 5 == 4)
               rColor <= #1 rColor + 1;
                               if(rColor >= 255)
                                   rColor <= #1 0;
                               rCount <= #1 rCount + (C_PCI_DATA_WIDTH/32);
                               if (rCount >= rLen)
                                       rState <= #1 3'd4;                
                       end
               end
……

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1641

    文章

    21910

    瀏覽量

    611674
  • ARM
    ARM
    +關(guān)注

    關(guān)注

    134

    文章

    9265

    瀏覽量

    373268
  • 開發(fā)板
    +關(guān)注

    關(guān)注

    25

    文章

    5378

    瀏覽量

    100679
  • 米爾
    +關(guān)注

    關(guān)注

    0

    文章

    53

    瀏覽量

    8121
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】ARM開發(fā)環(huán)境搭建

    CPU,1.8GHz主頻。MYC-JX8MMA7核心開發(fā)板是基于ARM+FPGA處理架構(gòu),以ARM
    發(fā)表于 12-24 16:45

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】PCIE傳輸框架RIFF分析

    、Artix-7 CPU,1.8GHz主頻。MYC-JX8MMA7核心開發(fā)板是基于ARM+FPGA處理
    發(fā)表于 01-30 14:14

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】PCIE2SCREEN示例分析測(cè)試

    本帖最后由 zealsoft 于 2023-2-14 10:26 編輯 PCIE2SCREEN示例分析測(cè)試感謝“電子發(fā)燒友網(wǎng)”和
    發(fā)表于 02-13 17:57

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】快速入門

    :root@myd-jx8mma7:~# sudo apt updateGet:1 http://ftp.debian.org/debian buster InRelease [122 kB]Get:2
    發(fā)表于 03-09 19:04

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】編寫hello world!

    保存后退出。執(zhí)行g(shù)cc hello.c -o hello就可以編程在開發(fā)板上的程序了,編譯后執(zhí)行./hello就可以看到hello world輸出來。。root@myd-jx8mma7:/home
    發(fā)表于 03-17 16:05

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】基于torando的hello world

    目的1、安裝tornado以及相關(guān)包。2、搭建第一個(gè)tornado的頁面服務(wù)程序步驟米爾MYD-JX8MMA7,已經(jīng)安裝好了python3.9:root@myd-jx8mma7:/op
    發(fā)表于 03-17 17:04

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】1.從上電到連接和刷機(jī)過程

    米爾MYD-JX8MMA7開發(fā)板ARM+FPGA架構(gòu)試用體驗(yàn)】1.從上電到連接和刷機(jī)過程大信(QQ:8125036)感謝電子發(fā)燒友網(wǎng)與
    發(fā)表于 04-10 00:29

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】2.搭建C/C++與QT開發(fā)環(huán)境

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】2.搭建C/C++與QT
    發(fā)表于 04-10 01:11

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】3.使用GStream開發(fā)高清視頻實(shí)時(shí)編碼與推流

    本帖最后由 ALSET 于 2023-4-10 10:40 編輯 【米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】3
    發(fā)表于 04-10 01:58

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】5.神經(jīng)網(wǎng)絡(luò)框架NCNN的移植與交通流量智能統(tǒng)計(jì)應(yīng)用系統(tǒng)開發(fā)

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】5.神經(jīng)網(wǎng)絡(luò)框架NCNN的移植與交通流量智能統(tǒng)計(jì)應(yīng)用系統(tǒng)
    發(fā)表于 04-10 07:20

    米爾MYD-JX8MMA7開發(fā)板-ARM+FPGA架構(gòu)試用體驗(yàn)】九、QTDome大全

    ,并查看編譯結(jié)果是否成功和編譯后的輸出路徑。 最后將編譯后的文件,復(fù)制到IMX8MMA7開發(fā)板上,然后運(yùn)行其代碼操作方法如下: 實(shí)際運(yùn)行效果: 二、米爾開發(fā)板內(nèi)例程
    發(fā)表于 05-23 09:21

    ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析測(cè)試-米爾MYD-JX8MMA7

    本篇測(cè)評(píng)由電子發(fā)燒友的優(yōu)秀測(cè)評(píng)者“zealsoft”提供。本次測(cè)試內(nèi)容為米爾MYD-JX8MMA7開發(fā)板ARM端的
    的頭像 發(fā)表于 03-02 09:44 ?935次閱讀
    <b class='flag-5'>ARM+FPGA</b><b class='flag-5'>架構(gòu)</b><b class='flag-5'>開發(fā)板</b><b class='flag-5'>PCIE2SCREEN</b><b class='flag-5'>示例</b><b class='flag-5'>分析</b>與<b class='flag-5'>測(cè)試</b>-<b class='flag-5'>米爾</b><b class='flag-5'>MYD-JX8MMA7</b>

    ARM+FPGA開發(fā)板上電體驗(yàn)——米爾基于NXP i.MX 8M Mini+Artix-7處理器的開發(fā)板

    本篇測(cè)評(píng)由電子發(fā)燒友的優(yōu)秀測(cè)評(píng)者“qinyunti”提供。點(diǎn)擊觀看視頻米爾基于NXPi.MX8MMini和Artix-7處理器推出的MYD-JX8MMXA7
    的頭像 發(fā)表于 03-28 16:48 ?1470次閱讀
    <b class='flag-5'>ARM+FPGA</b><b class='flag-5'>開發(fā)板</b>上電體驗(yàn)——<b class='flag-5'>米爾</b>基于NXP i.MX <b class='flag-5'>8</b>M Mini+Artix-<b class='flag-5'>7</b>處理器的<b class='flag-5'>開發(fā)板</b>

    米爾ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析測(cè)試

    本次測(cè)試內(nèi)容為基于ARM+FPGA架構(gòu)米爾MYD-JX8MMA7開發(fā)板
    的頭像 發(fā)表于 07-08 14:38 ?877次閱讀
    <b class='flag-5'>米爾</b><b class='flag-5'>ARM+FPGA</b><b class='flag-5'>架構(gòu)</b><b class='flag-5'>開發(fā)板</b><b class='flag-5'>PCIE2SCREEN</b><b class='flag-5'>示例</b><b class='flag-5'>分析</b>與<b class='flag-5'>測(cè)試</b>

    米爾ARM+FPGA架構(gòu)開發(fā)板PCIE2SCREEN示例分析測(cè)試

    本次測(cè)試內(nèi)容為基于ARM+FPGA架構(gòu)米爾MYD-JX8MMA7開發(fā)板
    的頭像 發(fā)表于 07-07 14:15 ?813次閱讀
    <b class='flag-5'>米爾</b><b class='flag-5'>ARM+FPGA</b><b class='flag-5'>架構(gòu)</b><b class='flag-5'>開發(fā)板</b><b class='flag-5'>PCIE2SCREEN</b><b class='flag-5'>示例</b><b class='flag-5'>分析</b>與<b class='flag-5'>測(cè)試</b>
    主站蜘蛛池模板: 最新日本免费一区二区三区中文 | 天堂bt种子资源+在线 | 日日操夜夜骑 | 天堂v网| 午夜精品久久久久久久2023 | 亚洲成人免费在线观看 | 婷婷成人丁香五月综合激情 | 亚洲性人人天天夜夜摸 | 免费被视频网站在线观看 | 四虎影视在线观看 | 久久久久国产免费 | 中文字幕在线观看第一页 | 黄网站色在线视频免费观看 | 日本三级电影在线观看 | 黄网站色| 四虎在线视频观看 | 国产成人a毛片 | 欧美影欧美影院免费观看视频 | 我被黑人巨大开嫩苞在线观看 | 成人窝窝午夜看片 | 成人网中文字幕色 | 玖玖爱这里只有精品 | 18免费视频| 一级毛片一级黄片 | 一区二区视频在线 | 日本丶国产丶欧美色综合 | 亚洲综合色丁香婷婷六月图片 | 伦理片日本韩国电影三级在线观看 | 一级一片免费视频播放 | 精品一区二区三区18 | a级毛毛片看久久 | 国产成人精品日本 | 激情五月婷婷丁香 | 日本黄页网址 | 中国一级黄色毛片 | 99久久亚洲国产高清观看 | 国产一级爱c片免费播放 | 欧美一级片免费在线观看 | 五月六月伊人狠狠丁香网 | 日本黄色小说视频 | 亚洲欧美4444kkkk |