由于PFC的控制地和MOS管組成的雙向開關的源極不共地，因此需要解決開關管浮地驅動問題。

圖2 驅動電路圖

電路圖說明：

1. PFCPWM是DSP的PWM信號；

2. VCC_4V和AGND是DSP側的電源和控制地；Vccp_14V和AGND_DRV是MOS管驅動的電源和控制地；

3. PFCDRVA和PFCDRVB分別是2個開關管的柵極驅動信號；

4. U302為隔離光藕，U303是集成驅動芯片。

工作原理

1.1驅動電路基本工作原理

其工作原理大致如下：DSP發出PWM驅動控制信號；驅動信號通過后級推挽等放大電路驅動隔離光藕實現驅動信號的隔離傳輸功能（隔離光耦將弱信號的控制地和強抖動電平的驅動地隔離，同時也利用光傳輸對前級驅動的電噪聲進行屏蔽和抑制）。由于隔離光耦的輸出電流有一定限制，無法直接驅動MOS管，故需通過驅動芯片將其輸出電平信號進行整形和電平轉化，最后驅動MOS管。

1.2隔離光藕和驅動芯片的選擇

隔離光耦是整個驅動電路的關鍵器件，其選型需綜合考慮最大工作隔離電壓、開關速度、CMTI、傳輸延遲、最大開關頻率、成本等指標。另外關于隔離光藕的帶寬指標如何選擇，其對于相位裕量的影響有多大，目前還不是十分清楚，還有待后續進一步研究。

同時，驅動芯片邏輯的選擇也直接取決于電路光藕的選擇。以圖2中的電路為例，由于H7413Z PFC的開關頻率為70KHz，故需選用高速光藕。圖2中所選用的邏輯光藕U302的輸入輸出信號為反邏輯，其輸入輸出波形示意如圖3所示（以PS9317為例）。后級的驅動芯片U303也需選用反邏輯的芯片與之匹配，其輸入輸出邏輯如圖3所示（以UCC27423為例）。

圖3 PS9317輸入輸出波形

1.3 PWM信號的放大和電平轉換

由于DSP的PWM信號幅值和輸出電流均有限，無法直接驅動隔離光耦的原邊LED，因此需使用電平轉換和放大電路，提升驅動能力。并且還需根據所用隔離光耦的VF特性差異，設計不同的前級電路：

(1) 對于邏輯門光耦，其LED的VF離散性較小(例如HCNW2211為0.32V，見圖5).

圖5 HCNW2211的VF分布范圍

(2) 對于柵極驅動光耦，由于部分廠家LED的VF離散性較大(例如Renesas PS9552L3為0.45 V，見圖7)，如果直接用圖6的推挽放大，當VF分別取到上下限時，I-F很難設計在7-16mA之間(圖8)。H941AZ設計之初為解決HCNW2211的獨家問題，擬采用驅動光耦(39100114)，同時為滿足I-F的要求，因此設計反邏輯+推挽輸出做為前級電路。

圖7 PS9552L3的VF分布范圍

圖8 PS9552L3和FOD3120的IF推薦范圍

隨著光耦技術的發展，業內還出現一種IPM接口驅動光耦，如39100151(ACPL-P480和TLP715)。它們具有更小的封裝(如Stretched SO-6)，價格也合理，而VF離散性較小(約0.2V)。

1.4光耦輸出整形和放大

通常，隔離光耦的輸出電流有一定限制。例如邏輯門光耦HCNW2211的IO小于25mA，即便是柵極驅動光耦FOD3120，其最大輸出電流也只有2.5A，無法同時驅動2個SPW47N60C3。因此，光耦輸出還需要再加一級放大電路。在調試過程中發現，采用三極管推挽放大，由于強共模干擾的存在，會引起驅動Vgs的高、低電平并不是平直波形，特別是低電平存在雜亂的波動(圖9)。如果波動超過開關管的Vgs(th)，可能造成誤開通。若改用共地驅動芯片，一方面對光耦的輸出進行整形，提高柵極驅動Vgs電平的平整度(圖10)；另一方面利用驅動芯片輸入級邏輯電平的滯環，進一步增強對光耦輸出干擾信號的抑制能力。此外，驅動芯片一般采用FET圖騰柱輸出，其開關速度較推挽三極管更快，有利于減小開關損耗。

圖9 采用推挽三極管輸出的Vgs

圖10 采用驅動芯片輸出的Vgs

1.5其他附屬電路的工作原理

在圖2中，由于隔離光藕U302與驅動芯片U303對供電電源的要求不同，為簡化設計，我們通過穩壓管D308將14V轉化為5.1V給隔離光藕U301供電。D302是驅動芯片的負壓鉗位二極管；在驅動回路，利用穩壓管和電容并聯（如D301，C304）形成負壓，提高驅動脈沖零電平的抗干擾能力；C301是H7413Z中為防止驅動芯片ENB腳受到干擾導致誤關斷而增加的，可以根據實際調試情況是否去除。另一種方法可以是，在ENB腳與VDD之間外加大于10Kohm的上拉電阻。