我們聊了聊LLC電路在調頻模式下的一些特性，今天我們換個"環境"——聊聊LLC電路在移相控制下的特性。

首先我們先放一張LLC電路的基本拓撲：

開關管Q1和Q4以及Q2和Q3互補導通180°，且Q2滯后Q1一定的角度。 定義移相比(兩者的移相角與180°的比值)為D，有0≤D≤1。 變頻開關頻率恒定，并且滿足fs=fr1，所以通過控制移相比D可以調節輸出電壓。 接下來我們主要分析其增益的特性，直觀的來看，當移相角等于0時，輸出電壓的增益為1：移相角越大，輸出電壓越低，也就是電壓增益越小。

下面給出了移相控制下諧振腔的輸入電壓波形：

諧振腔的輸入電壓可以表示為：

這里我們采用準確度較小的基波分析法僅定性地說明直流電壓增益和移相比的關系。 將輸入電壓經過傅里葉變換得到基波電壓如下：

根據之前的輸出電壓基波分量我們可以得到，移相控制下的電壓增益可以表示為：

從上式可以知道，移相模式下的電壓增益和移相比成近似余弦關系，并且變化范圍為0~1。

為了保證電路在全范圍運行下的高效率，我們需要對在移相控制下實現的ZVS的條件進行分析：

開關管Q1和Q4是超前管，其開通的諧振電流較大，故比較容易實現ZVS。 那滯后管Q2和Q3實現ZVS則較為艱難，下面我們主要分析它們實現ZVS的條件。

在前正半個周期內，勵磁電感被輸出電壓鉗位的時間是(1-D)Ts，則勵磁電流的最大值為：

在前正半個周期內，勵磁電感參與諧振的時間為DTs，這個階段內諧振電流和勵磁電流相等。 從Q3關斷到Q2開始開通的死區時間內，Q2的寄生電容獲得的電荷平衡關系可以知道：

那么，實現ZVS的條件是：ΔuDS2≥Vin/2，則得到

也就是下式得以成立：

上面式子的兩邊同時乘以電壓的移相增益公式，可以得到下式

其中左邊是關于移相角的減函數，郵編當死區時間確定時為一個常數，則左邊存在一個最小值，當移相比大于該值時就不能實現Q2的ZVS。

我們不妨取

則可以得到相應的電壓增益最小值，為：

關于LLC電路在移相控制下的，我們就聊聊以上這些，電壓增益以及滯后管的ZVS實現條件。