在高層次上，計算機體系結構有幾個關鍵組件：CPU（由計算核心和互連組成）、內存（由高速緩存、主內存和硬盤驅動器組成）以及輸入和輸出硬件。雖然架構的所有部分對整體效率都很重要，但對于現代工作負載，主要的性能瓶頸是內存。

因此，近年來出現了一些重要的研究，試圖在提高內存速度的同時盡可能保持功率效率。

在本文中，我們將討論業界和學術界最近發布的三項內存公告，以評估該領域的進展情況。我們將從簡要回顧內存技術開始，以強調 SureCore、蘭開斯特大學、Western Digital 和 Kioxia 的新發展的重要性。

內存技術簡述

存儲器大致可分為兩類：非易失性和易失性。非易失性存儲器可以通過數百萬次電源循環來存儲其內容。內存中的內容會一直保留，直到它們被有意擦除或覆蓋。非易失性存儲器的兩個示例是閃存和 HDD。相比之下，易失性存儲器在電源循環后會丟失其內容。兩種常見類型的易失性存儲器是 SRAM 和 DRAM。

雖然 SRAM 和 DRAM 都是易失性的，但 DRAM 通常速度較慢，因為它的實現方式。在 DRAM 中，每個位都使用電容器存儲。由于電容器會失去電荷，除非在板上連續施加電位差，因此需要定期刷新 DRAM 以防止數據丟失。這種定期刷新會導致高延遲，從而導致內存變慢。

另一方面，SRAM 不使用電容器來存儲數據。相反，它使用多個晶體管（稱為 SRAM 單元）來存儲位。可以使用位線和字線網格寫入和讀取 SRAM。

一個 SRAM 單元可以包含六個 MOSFET。位線和世界線用于將值寫入單元格

要寫入一個典型的 SRAM 單元，相關的位線根據所需的值分別被驅動為低電平或高電平，然后世界線被驅動為高電平。要從典型的 SRAM 單元讀取數據，兩條位線都被驅動為高電平，然后是世界線被驅動為高電平。這樣，SRAM 就可以區分讀取和寫入操作。

SRAM 中的位線和字線控制對各個位的訪問

對于智能手機等嵌入式和移動計算應用，設計人員使用 SRAM，它盡可能節能以延長設備的電池壽命。由于漏電流，功耗可以是主動的或被動的。在 SRAM 中，寄生電容導致電荷在存儲器電路中進出移動，從而導致有功功率耗散。

SureCore 將節能技術融入 SRAM

一家名為 SureCore 的英國公司專門從事超低功耗嵌入式 IP 開發了一項名為Cascode Precharge Sense Amplifier (CPSA) 的專利技術。該公司聲稱這項技術可以顯著降低 SRAM 上的主動和被動功耗。

CPSA 的工作原理是控制 SRAM 上的位線電壓擺幅，該擺幅會因制造工藝而發生顯著變化，從而降低功耗。雖然單個位線電壓擺幅在 SRAM 上通常很小，但由于位線太多，所以總位線擺幅實際上占了 SRAM 上有效功耗的大部分。

蘭開斯特研究人員創造“ULTRARAM”

最近對改進內存的研究也集中在非易失性存儲上。蘭開斯特大學的研究人員宣布成立一家分拆公司，以創建ULTRARAM，這是一種將閃存的非易失性與 DRAM 的性能和功耗優勢相結合的內存技術。

ULTRARAM 利用構成 RAM 的半導體材料中的量子共振隧道效應。ULTRARAM 中使用的半導體化合物屬于 6.1 埃系列，例如 GaSb、InAs 和 AlSb，它們特別適合高速設計。雖然量子共振隧穿背后的物理學非常復雜，但它基本上允許研究人員創建一種非易失性存儲器，不會消耗太多功率，并且提供比 DRAM 更快的速度。

在 ULTRARAM 中，每個邏輯狀態都存儲在一個浮動柵極中。由于 6.1A 半導體的特性，浮柵可以在低電壓下從高電阻狀態切換到高導電狀態。這些特性使它快速、節能且不易失。

Kioxia 和 Western Digital 合作開發 3D Flash

單元密度是非易失性存儲器的另一個非常重要的特性，因為它允許將更多單元裝入同一區域并增加存儲容量。3 月，Western Digital 和 Kioxia 公布了新的 3D 閃存技術的細節。在這項技術中，每個cell晶圓都是單獨制造的，然后粘合在一起以最大限度地提高位密度。內存在垂直和橫向上都被縮放以增加位密度，從而增加閃存的容量。

從內存開始創新現代計算機

現代計算機是復雜的機器。現代設計具有多個內核、多級高速緩存、主內存以及復雜的多線程和預測機制，因此規模龐大且錯綜復雜。然而，幾十年來，現代計算機架構師的基本目標基本保持不變：創造一臺具有足夠計算能力的機器，同時仍然具有高能效和可承受的價格。這些研究人員和公司希望通過創新不同的內存技術來達到這種平衡——無論是超低功耗 SRAM、ULTRARAM 還是 3D 閃存。

審核編輯：湯梓紅