VCS/XRUN如何創建一個非UVM的簡單仿真環境？
設計碼完代碼后，有時候想簡單調試一下基本的通路，此時還沒有驗證資源進來，可以仿照modesim仿真的方法，創建一個.v/.sv的頂層，里面例化DUT，里面加預期激勵；
下面是VCS/XRUN兩種仿真工具最簡單的demo，spi_slv.v是待測dut,tb_top.sv為頂層top,例化dut, 里面添加對應的激勵；
1.VCSdemo：
步驟一：c bash下設置工具對應的環境變量(如果已經設置好，則忽略)
|
setenvNOVAS_HOME $ENVDIR/apps/synopsys/verdi/2017.03 setenvVERDI_HOME $ENVDIR/apps/synopsys/verdi/2017.03 setenvLD_LIBRARY_PATH$VERDI_HOME/share/PLI/lib/LINUX64:$VERDI_HOME/share/PLI/IUS/LINUX64/boot:$LD_LIBRARY_PATH |
步驟二：編譯運行對應的.v/.sv 文件 + dumpfsdb所需要的pli
| vcs -full64 -R spi_master.v tb_top.sv +time_scale=1ns -debug_pp -LDFLAGS -rdynamic-P ${NOVAS_HOME}/share/PLI/VCS/LINUX64/novas.tab |
步驟三：例化頂層，添加fsdb dump 的系統函數, 添加激勵
|
moduletb_top; wire SDO; wire SDI; wireSCLK; wireCS; spi_slv m_spi( .CS(CS), .SDO(SDI), .SDI(SDO), .SCLK(SCLK) ); initial begin #10000;// simulation time //TODO ADD code here $finish(); end initial begin $fsdbDumpfile("test.fsdb"); $fsdbDumpvars(0,tb_top); end endmodule |
步驟四：打開波形: verdi -f filelist.f -ssf test.fsdb
波形效果如下
2.XRUN demo:
步驟一：設置運行XRUN工具對應的環境變量
| 略 |
步驟二：編譯運行對應的.v/.sv 文件 + dump shm 波形
| xrun-sv-c-elaboratespi_master.vtb_top.sv-accessrwc&&xrun-R-inputwave_dump.tcl |
wave_dump.tcl 文件：
|
database-open waves -into test.shm -default -event probetb_top -all -dynamic -depth all -tasks -functions -all -memories -variablestb_top run exit |
步驟三：例化頂層，添加激勵
|
moduletb_top; wireSDO; wireSDI; wire SCLK; wireCS; spi_slv m_spi( .CS(CS), .SDO(SDI), .SDI(SDO), .SCLK(SCLK) ); initial begin #10000; //TODO ADD code here $finish(); end endmodule |
步驟四：打開波形：simvision test.shm
波形效果如下：
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
仿真
+關注
關注
51文章
4192瀏覽量
134941 -
UVM
+關注
關注
0文章
182瀏覽量
19343 -
VCS
+關注
關注
0文章
80瀏覽量
9782 -
編譯
+關注
關注
0文章
672瀏覽量
33460 -
仿真環境
+關注
關注
0文章
4瀏覽量
5285
原文標題：VCS/XRUN如何創建一個非UVM的簡單仿真環境？
文章出處：【微信號：處芯積律，微信公眾號：處芯積律】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
vcs和xrun搭配uvm1.1/uvm1.2版本庫的使用情況
我們在項目中有時候需要使用不同的UVM版本庫進行仿真，有時候還會在不同的仿真器之間進行切換，本文簡單總結了一下
IC驗證之UVM常用宏匯總分析（四）
OVM中過時的用法，使用純凈的UVM環境：`define UVM_NO_DEPRECATED除了上述通用的宏外，針對不同的仿真工具需要定義不同的宏：QUESTA、
發表于 12-02 15:24
IC驗證"一個簡單的UVM驗證平臺"是如何搭建的（六）
連載....小編考慮到一個好的連續劇不能沒有結尾，所以后期會持續更新ic驗證的UVM相關內容.......今天更新一個最
發表于 12-04 15:48
數字IC驗證之“搭建一個可以運行的uvm測試平臺”（5）連載中...
的transaction，以及創建用于產生事物的事物發生器sequence。 在uvm驗證平臺中穿梭各個組件之間的基本信息單元是一個被稱為transaction的數據對象，也就是我們
發表于 01-26 10:05
請問一下在UVM中的UVMsequences是什么意思啊
uvm_object基類擴展得到。UVM sequences不是在仿真的開始，而是在仿真的過程中生成并分配內存的，也沒有類似uvm_comp
發表于 04-11 16:43
基于linux系統實現的vivado調用VCS仿真教程
在linux系統上實現vivado調用VCS仿真教程 作用：vivado調用VCS仿真可以加快工程的仿真和調試，提高效率。 前期準備：確認安
使用VCS仿真Vivado IP核時遇到的問題及解決方案
前年，發表了一篇文章《VCS獨立仿真Vivado IP核的一些方法總結》(鏈接在參考資料1)，里面簡單講述了使用
淺談VCS的兩種仿真flow
幾乎所有的芯片設計、芯片驗證工程師，每天都在和VCS打交道，但是由于驗證環境的統一化管理，一般將不同的編譯仿真選項集成在
如何用vcs+verdi仿真Verilog文件并查看波形呢？
我們以一個簡單的加法器為例，來看下如何用vcs+verdi仿真Verilog文件并查看波形。
如何用vcs+verdi仿真Verilog文件
我們以一個簡單的加法器為例，來看下如何用vcs+verdi仿真Verilog文件并查看波形。
源文件內容如下：
Verdi環境配置、生成波形的方法
Verdi是一個功能強大的debug工具，可以配合不同的仿真軟件進行debug，很多企業常用的就是VCS+Verdi或或者Xcelium(xrun
VCS獨立仿真Vivado IP核的一些方法總結
最近，需要使用VCS仿真一個高速并串轉換的Demo，其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL，IDELAY2原語。而此前我只使用
工商網監
評論