編 者 按

當在SpinalHDL中調用別人的RTL代碼時，需要采用BlackBox進行封裝。對于大多數場景，想必小伙伴們都已輕車熟路。今天著重來看下當RTL代碼的接口中存在數組形式的接口時如何處理。

合并數組和非合并數組 在開始之前先了解兩個概念：合并數組與非合并數組。在SystemVerilog中，關于可綜合的數組存在兩種形式：
wire [1:0][7:0] data0; //合并數組 wire [7:0] data1[1:0]; //非合并數組 ? 在仿真方面，合并數組是緊密排列的，而非合并數組則是按照內存對齊的形式進行排列(電路綜合中則無需考慮)：

相應的，合并數組則可以作為一個整體進行賦值，而非合并數組則不可以：

而合并數組與非合并數組，則可以通過SystemVerilog中所提供的流操作符進行相互轉換處理(是可以綜合的)：

? ?

》BlackBox封裝

在了解了上面的背景知識之后，再來看如何這種數組類場景如何封裝至BlackBox。兩條規則：

1、BlackBox封裝針對數組類接口僅能支持合并數組類型。

2、當接口中存在非合并數組接口時則需手動封裝一層通過流操作符將非合并數組轉換為合并數組。

基于上面的規則，可以進行數組接口的BlackBox封裝。

看下面的RTL代碼示例：

該模塊輸入，輸出均為一個合并數組，實現功能為兩個元素的數據交換。我們在進行封裝BlackBox時可采用下面的封裝形式：

這里我們在BlackBox中定義接口時將合并數組data_in，data_out均定義為Bits類型，寬度為合并數組中所有元素的位寬總和(2*8).

(這里面的setInlineVerilog也可不寫，主要是懶得再創建一個SV文件了。關于這部分功能可參見《彩——看blackBox的inline功能》)

在進行調用時就可以和其他調用沒有區別了：

進行仿真：

結果非常符合預期：

審核編輯：湯梓紅