介紹一下Xilinx公司的新一代Zynq UltraScale+ RFSoC器件，可用于LTE、5G、SDR、衛星通信等無線平臺。

Zynq UltraScale+RFSoC系列將多頻帶、多模蜂窩無線電和電纜基礎設施(DOCSIS)的關鍵子系統集成到SoC平臺中，該平臺包含一個功能豐富的64位四核Arm Cortex -A53和基于Arm Cortex- R5F的雙核處理系統。

將處理系統與UltraScale架構可編程邏輯、RF- ADC、RF- DAC和軟決策FECs相結合，Zynq UltraScale+ RFSoC家族能夠實現完整的軟件定義無線電(SDR)，包括直接射頻采樣數據轉換器，在單個、高可編程SoC上實現CPRI和千兆以太網到射頻。

三代ZynqUltraScale+ rfsoc集成了多達16個通道的RF - ADC和RF - DAC，均具有優良的噪聲譜密度。RF數據轉換器還包括功率高效的數字下轉換器(DDC)和數字上轉換器(DUC)，其中包括可編程插補和抽取、NCO和復雜混頻器。DDC和DUC也支持雙頻操作。關鍵特性和采樣率見表1。

表1 射頻數據轉換器子系統特性

軟判決FEC(SD-FEC)是一種高度靈活的前向糾錯引擎，能夠在Turbo解碼模式下運行，適用于無線應用，如5G無線、回程和DOCSIS 3.1電纜調制解調器中使用的LTE和LDPC編碼/解碼模式。

Zynq UltraScale+ RFSoC關鍵組件

圖1Zynq UltraScale+ RFSoC

特性總結

RF 數據轉換器字系統概述

大多數ZynqUltraScale+ RFSOC都包含一個射頻數據轉換器子系統，其中包含多個射頻模擬數字轉換器(RF-ADC)和多個射頻數字模擬轉換器(RF-DAC)。高精度、高速、高效的RF - ADC和RF - DAC可單獨配置用于實部數據，也可成對配置用于實部和虛部I/Q數據。

Soft Decision Forward Error Correction (SD-FEC)概述

一些ZynqUltraScale+ RFSOC包括高度靈活的軟判決FEC塊，用于解碼和編碼數據，作為在不可靠或有噪聲的通信信道上控制數據傳輸錯誤的手段。SD-FEC塊支持低密度奇偶校驗(LDPC)解碼/編碼和Turbo解碼，用于5G無線、回程、DOCSIS和LTE應用。

處理器系統（PS）概述

Zynq UltraScale+RFSOC具有四核Arm Cortex-A53 (APU)和雙核Arm Cortex-R5F (RPU)處理系統(PS)。支持處理器的功能,大量的外圍設備和專用功能都包含在PS。連接到外部數據或配置存儲記憶,PS包括一個多協議動態內存控制器,DMA控制器,NAND閃存控制器,SD / eMMC控制器和一個四SPI控制器。除了與外部存儲器接口外，APU還包括1級(L1)和2級(L2)緩存層次結構；RPU包括L1緩存和緊耦合內存子系統。每個芯片都可以訪問一個256KB的片內存儲器。

對于高速接口，PS包括4個通道的發送(TX)和接收(RX)對收發器，稱為PS- GTR收發器，支持高達6.0Gb/s的數據速率。這些收發器可以接口到高速外設塊，支持PCIe在5.0GT/s (Gen2)作為根復合或端點在x1, x2，或x4配置；串行ATA (SATA) 1.5Gb/s, 3.0Gb/s，或6.0Gb/s的數據速率；和多達兩個通道的DisplayPort在1.62Gb/s, 2.7Gb/s，或5.4Gb/s的數據速率。PS-GTR收發器還可以通過USB 3.0和串行千兆媒體獨立接口(SGMII)與組件接口。

對于一般連接，PS包括：一對USB 2.0控制器，可以配置為主機、設備或on - go (OTG)；一個I2C控制器；一個UART；和符合ISO11898-1的CAN2.0B控制器。還有4個三速以太網MAC和128位GPIO，其中78位通過MIO和96位通過EMIO可用。基于ARM AMBA AXI4協議的高帶寬連接將處理單元與外設連接起來，并提供PS和可編程邏輯(PL)之間的接口。

I/O, Transceiver, PCIe, 100G Ethernet, and 150G Interlaken

數據通過高性能并行SelectIO接口和高速串行收發器連接的組合在芯片上和芯片外傳輸。I/O塊通過靈活的I/O標準和電壓支持提供對尖端內存接口和網絡協議的支持。基于UltraScale架構的設備中的串行收發器傳輸數據最高可達28.21Gb/s，實現25G+背板設計，比上一代收發器的每位功耗顯著降低。除PS-GTR外，所有模塊均支持PCIe接口卡所需的數據速率為8.0GT/s (Gen3)和16.0GT/s (Gen4)。PCIe集成塊可以配置為端點或根端口，根據目標設備速度等級和包支持各種鏈路寬度和速度。用于150Gb/s Interlaken和100Gb/s以太網(100G MAC/PCS)的集成塊擴展了UltraScale設備的能力，實現了對Nx100G交換機和橋接應用的簡單、可靠的支持。

時鐘和內存接口

Zynq UltraScale+RFSOC包含強大的時鐘管理電路，包括時鐘合成、緩沖和路由組件，共同提供了一個高能力的框架，以滿足設計需求。時鐘網絡允許非常靈活的時鐘分配，以最小化與時鐘信號相關的歪斜、功耗和延遲。時鐘管理技術與專用內存接口電路緊密集成，以支持高性能外部存儲器，包括DDR4。除了并行內存接口，Zynq UltraScale+ RFSOC還支持串行內存，比如(HMC)。

路由、邏輯、存儲和信號處理

可配置邏輯塊(CLB)包含6輸入查找表(LUT和觸發器，DSP片與27x18乘法器，36Kb Block RAM與內置FIFO和ECC支持，和4Kx72 UltraRAM塊都與豐富的高性能，低延遲互連連接。除了邏輯函數外，CLB還提供移位寄存器、多路復用器和攜帶邏輯功能，以及將LUT配置為分布式內存的能力，以補充高能力和可配置的BRAM。DSP芯片具有96位的異或功能、27位的預加法器和30位的A輸入，可執行多項獨立的功能，包括乘累加、乘加和模式檢測。

配置、加密和系統監控

Zynq UltraScale+RFSoC通過配置安全單元(CSU)引導，CSU支持通過256位AES-GCM和SHA/384塊進行安全引導。CSU中的加密引擎可以在引導后的RFSoC中用于用戶加密。系統監視器可以通過片上溫度和電源傳感器監控物理環境，還可以監控多達17個外部模擬輸入。

特性總結如表2所示。

表2 Zynq UltraScale+ RFSOC特性總結

表3 Zynq UltraScale+ RFSoC Device-Package combination and Maximum I/O

相關產品

審核編輯：劉清