在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA AXI4協議學習筆記(一)

CHANBAEK ? 來源:FPGA自學筆記分享 ? 作者:FPGA自學筆記分享 ? 2023-05-24 15:05 ? 次閱讀

1.關于AXI協議

AMBA AXI協議支持高性能、高頻系統設計。

AXI協議:

?適用于高帶寬和低延遲的設計;

?提供高頻操作,無需使用復雜的連線橋接;

?滿足多器件的接口要求;

?適用于具有高初始訪問延遲的內存控制器

?提供靈活的互連架構;

?向后兼容現有的AHB和APB接口。

AXI協議的主要特性是:

?獨立的地址/控制和數據階段

?使用字節控制支持不對齊的數據傳輸;

?使用基于突發的傳輸(burst),只需要發出起始地址;

?獨立的讀和寫數據通道,可以提供低成本的直接內存訪問(DMA);

?支持發出多個傳輸地址;

?支持亂序傳輸;

?允許輕松添加配置階段,以提供定時關斷(AXI支持低功耗擴展模式)。

2.AXI 架構

AXI協議是基于突發傳輸的(burst-based),并定義了以下獨立的傳輸通道:

?讀取地址傳輸通道

?讀取數據傳輸通道

?寫地址傳輸通道

?寫入數據傳輸通道

?寫響應傳輸通道

地址通道攜帶描述要傳輸的數據性質的控制信息。 數據在主從之間通過以下方式傳輸:

?寫數據通道,用于將數據從主端傳輸到從端。 在寫事務中,從端使用寫響應通道向主機發送完成傳輸的信號

?讀取數據通道,將數據從從端傳輸到主機。

AXI協議:

?允許在實際數據傳輸之前發出地址信息;

?支持多個未完成的傳輸事務;

?支持亂序傳輸。

讀傳輸使用讀地址和讀數據通道進行讀操作的過程如下圖所示:

wKgZomRttliAdtclAACNrf4nDRQ903.jpg

寫傳輸使用寫地址、寫數據通道和響應通道進行讀操作的過程如下圖所示:

wKgaomRttliAeYOsAACwzbUNYP8469.jpg

信息源端使用VALID信號來顯示通道上何時有有效地址、數據或控制信息可用。 目的端使用READY信號來顯示它何時可以接受信息。 讀數據通道和寫數據通道都包括一個LAST信號,以指示事務中最終數據項的傳輸。

讀和寫地址通道:

讀寫傳輸都有自己的地址通道。 適當的地址通道攜帶傳輸所需的所有地址和控制信息。

讀數據通道:

讀數據通道攜帶從端到主端的讀數據和讀響應信息,包括:

?數據總線,可以是8、16、32、64、128、256、512或1024位寬;

?一個讀響應信號,指示讀事務的完成狀態。

寫數據通道:

寫數據通道攜帶從主機到從主機的寫數據,包括:

?數據總線,可以是8、16、32、64、128、256、512或1024位寬;

?字節有效信號為每8個數據位,表明哪些字節的數據是有效的。

寫數據通道信息總是被視為緩沖的,這樣主端就可以執行寫傳輸,而不需要等待從端確認。

寫響應信道:

從端使用寫響應通道來響應寫傳輸。所有寫傳輸都需要在寫響應通道上發出完成信號。寫傳輸完成時,寫響應只對一個完全的傳輸發出響應信號,而不是對傳輸中的每個數據傳輸發出響應信號。

3.AXI總線的互聯:

AXI協議提供了一個單獨的接口定義,用于以下接口:

主機和互聯接口之間的連接;

從機和互連接口之間的連接;

主機和從機之間連接;

AXI的連接接口如下:

wKgZomRttliAMB1UAABxfZyS1TA175.jpg

AXI的拓撲結構,大多數系統使用AXI以下三種互連拓撲之一:

?共享地址和數據總線;

?共享地址總線和多個數據總線;

?多層,具有多個地址和數據總線;

在大多數系統中,地址通道帶寬需求明顯小于數據通道帶寬需求。這樣的系統可以通過使用多個數據總線的共享地址總線來實現并行數據傳輸,從而在系統性能和互連復雜性之間實現良好的平衡。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21797

    瀏覽量

    606013
  • 接口
    +關注

    關注

    33

    文章

    8691

    瀏覽量

    151919
  • 總線
    +關注

    關注

    10

    文章

    2903

    瀏覽量

    88397
  • AMBA
    +關注

    關注

    0

    文章

    69

    瀏覽量

    15043
  • AXI
    AXI
    +關注

    關注

    1

    文章

    128

    瀏覽量

    16712
收藏 人收藏

    評論

    相關推薦

    看看在SpinalHDL中AXI4總線互聯IP的設計

    ,ar)共用組信號的接口(arw,w,b,r)。關于總線互聯的設計凡是設計中用到Axi4總線的設計總離不開總線互聯。在Xilinx FPGA使用中,VIvado針對Axi4總線提供了
    發表于 08-02 14:28

    SoC Designer AXI4協議包的用戶指南

    這是SoC Designer AXI4協議包的用戶指南。該協議包包含SoC Designer組件、探針和ARM AXI4協議的事務端口接口(
    發表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流協議斷言用戶指南

    您可以將協議斷言與任何旨在實現AMBA?4 AXI4的接口起使用?, AXI4 Lite?, 或AXI
    發表于 08-10 06:39

    AXI4接口協議的基礎知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協議的基礎,其他AXI4接口是該接口的變形。總體而言,
    的頭像 發表于 09-23 11:20 ?6151次閱讀
    <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協議</b>的基礎知識

    文詳解ZYNQ中的DMA與AXI4總線

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實現,不能直接和PS相連,必須通過
    的頭像 發表于 09-24 09:50 ?5611次閱讀
    <b class='flag-5'>一</b>文詳解ZYNQ中的DMA與<b class='flag-5'>AXI4</b>總線

    深入AXI4總線握手機制

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入就深入。當前我對 AXI總線的理解尚談不上深入。但我希望通過系列文章,讓讀者能和我起深入探尋
    發表于 03-17 21:40 ?25次下載
    深入<b class='flag-5'>AXI4</b>總線<b class='flag-5'>一</b>握手機制

    AXI4AXI4-Lite 、AXI4-Stream接口

    AXI4種高性能memory-mapped總線,AXI4-Lite是只簡單的、低通量的memory-mapped 總線,而 AXI4
    的頭像 發表于 07-04 09:40 ?8771次閱讀

    AXI3與AXI4寫響應的依賴區別?

    上面兩圖的區別是相比AXI3,AXI4協議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢?
    的頭像 發表于 03-30 09:59 ?1164次閱讀

    AXI4協議五個不同通道的握手機制

    AXI4 協議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
    的頭像 發表于 05-08 11:37 ?1290次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b>五個不同通道的握手機制

    FPGA AXI4協議學習筆記(二)

    上文FPGA IP之AXI4協議1_協議構架對協議框架進行了說明,本文對AXI4接口的信號進行說
    的頭像 發表于 05-24 15:05 ?1581次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(二)

    FPGA AXI4協議學習筆記(三)

    上文FPGA IP之AXI4協議1_信號說明把AXI協議5個通道的接口信息做了說明,本文對上文說的信號進行詳細說明。
    的頭像 發表于 05-24 15:06 ?1187次閱讀
    <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b><b class='flag-5'>協議</b><b class='flag-5'>學習</b><b class='flag-5'>筆記</b>(三)

    AXI4-Lite協議簡明學習筆記

    AXI4協議是ARM的AMBA總線協議重要部分,ARM介紹AXI4總線協議種性能高,帶寬高,
    發表于 06-19 11:17 ?3906次閱讀
    <b class='flag-5'>AXI4</b>-Lite<b class='flag-5'>協議</b>簡明<b class='flag-5'>學習</b><b class='flag-5'>筆記</b>

    Xilinx FPGA AXI4總線()介紹【AXI4】【AXI4-Lite】【AXI-Stream】

    FPGA 應用角度看看 AMBA 總線中的 AXI4 總線。
    發表于 06-21 15:21 ?2402次閱讀
    Xilinx <b class='flag-5'>FPGA</b> <b class='flag-5'>AXI4</b>總線(<b class='flag-5'>一</b>)介紹【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI4</b>-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫談AMBA總線-AXI4協議的基本介紹

    本文主要集中在AMBA協議中的AXI4協議。之所以選擇AXI4作為講解,是因為這個協議在SoC、IC設計中應用比較廣泛。
    發表于 01-17 12:21 ?2531次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b><b class='flag-5'>協議</b>的基本介紹

    AMBA AXI4接口協議概述

    AMBA AXI4(高級可擴展接口 4)是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 憑借半導體產業首個符合 AXI4 標準的
    的頭像 發表于 10-28 10:46 ?311次閱讀
    AMBA <b class='flag-5'>AXI4</b>接口<b class='flag-5'>協議</b>概述
    主站蜘蛛池模板: 999影院成 人在线影院 | 99久热| 国产乱码1卡一卡二卡 | 直接黄91麻豆网站 | 开心激情五月网 | 亚洲不卡免费视频 | 福利视频欧美 | 极品美女啪啪 | 91在线免费观看网站 | 爱插综合网| 色婷婷综合在线视频最新 | 亚洲色图在线观看视频 | 五月激情综合婷婷 | 亚洲成在人色婷婷 | 久久男人的天堂色偷偷 | 国产女同在线观看 | 久久久婷婷 | 国产操视频 | 欧美一级精品高清在线观看 | 久久啊 | 色yeye在线观看 | 欧美国产三级 | 亚洲综合色色图 | 久久青草免费91观看 | 欧美综合一区二区三区 | 一级一级一片免费高清 | 奇米777狠狠 | 日韩国产片 | 免费色视频网站 | 亚洲成av人影片在线观看 | 四虎在线最新永久免费 | 日本在线播放一区 | 影音先锋在线亚洲精品推荐 | 久久精品亚洲一区二区三区浴池 | 欧美一级视频在线观看 | 成人网中文字幕色 | 萝l在线精品社区资源 | 57pao强力打造免费高清高速 | 啪啪啦资源站永久 | 免费h视频在线观看 | 久草cm|