要為 Versal 的多個(gè) Quad 創(chuàng)建收發(fā)器設(shè)置,建議從 Transceiver Bridge IP 開始,在其中選擇所需的設(shè)置,然后交由 Vivado 通過塊自動(dòng)化設(shè)置來為此設(shè)置創(chuàng)建必要的 Quad。
Bridge IP 僅支持單一設(shè)置。以下展示了關(guān)于同一個(gè)收發(fā)器內(nèi)為 TX 和 RX 采用不同的設(shè)置的具體方法示例。其中部分示例支持塊自動(dòng)化設(shè)置,但部分示例則需要適當(dāng)?shù)氖謩?dòng)調(diào)整。
示例 1
單 RX 核與單 TX 核,各含 8 條通道,置于兩個(gè) Quad 內(nèi)
首先,為 Versal 器件創(chuàng)建一個(gè)工程,并打開塊設(shè)計(jì):
在此塊設(shè)計(jì)中添加一個(gè) Transceivers Bridge IP,并對(duì)其進(jìn)行配置:
此處選擇的是 Aurora 模板,針對(duì)這 8 條通道選中了 Simplex TX。
隨后進(jìn)入“Transceiver Configs”(收發(fā)器配置),選擇要使用的線速率和 PLL:
然后,為此 Transceivers Bridge IP 運(yùn)行“Block Automation”(塊自動(dòng)化設(shè)置):
這樣即可得到適用于該核的設(shè)置:
現(xiàn)在,添加另一個(gè) Transceivers Bridge IP。
此處選擇的是“JESD204 64B66B”,針對(duì) 8 條通道選中 Simplex RX:
可以看到,此 RX 設(shè)置所選的線速率和 PLL 與前者不同。
為此新 Transceivers Bridge IP 運(yùn)行塊自動(dòng)化設(shè)置:
現(xiàn)在可看到,兩個(gè) Transceivers Bridge IP 均已連接到以上相同的 Quad IP。
查看 Transceiver Quad IP 可以發(fā)現(xiàn),兩個(gè)單工設(shè)置的協(xié)議均已同步到 Quad IP。至此,此示例已完成。下一步,只需照常為 Quad 設(shè)置位置即可。
示例 2
單 RX 核與三 TX 核(共含 12 條通道,置于三個(gè) Quad 內(nèi))
此設(shè)置將采用單個(gè)含 12 條通道的 Aurora RX 核(12Gbps 和 RPLL)和 3 TX 核(各含 4 條通道)。
一個(gè) TX 核采用默認(rèn)原始設(shè)置,含 12Gbps 和 TXPI 控制。
一個(gè) TX 核采用 8B10B 編碼和 6Gbps。
一個(gè) TX 核采用 23Gbps 和 64B66B 編碼(同步變速箱)。
創(chuàng)建工程和塊設(shè)計(jì)后,首先請(qǐng)為 12 條通道創(chuàng)建一個(gè) RX 核,配置為 Aurora 64B66B 并使用 RPLL:
接下來,運(yùn)行塊自動(dòng)化設(shè)置:
在此可以看到含 3 個(gè) Quad IP 的 RX bridge IP。
創(chuàng)建首個(gè) TX 核,如下所示:
運(yùn)行塊自動(dòng)化設(shè)置,這樣即可看到:
此 TX 核連接到其中一個(gè) Quad IP。
如果要使用另一個(gè) Quad 的各條通道,則需要手動(dòng)更改到另一個(gè)四通道的連接(已高亮)以及時(shí)鐘信號(hào)和控制信號(hào)。
此外還需要在這些 Quad 之間移植 TX 協(xié)議。目前暫時(shí)無需執(zhí)行這些操作。
添加第二個(gè) TX 核:
通過執(zhí)行塊自動(dòng)化設(shè)置和自動(dòng)連接,可得到如下結(jié)果:
可看到,塊自動(dòng)化設(shè)置會(huì)選擇下一個(gè) Quad 以連接 4 條通道。
同樣,如果希望使用另一個(gè) Quad,需要手動(dòng)更改連接和協(xié)議。
添加第三個(gè) TX 核:
運(yùn)行塊自動(dòng)化設(shè)置和自動(dòng)連接:
同上,塊自動(dòng)化設(shè)置使用可用的 Quad 來連接 TX 通道。
現(xiàn)在,可確認(rèn) BD 并通過設(shè)置位置約束來照常實(shí)現(xiàn)此設(shè)計(jì)。
審核編輯:湯梓紅
-
收發(fā)器
+關(guān)注
關(guān)注
10文章
3454瀏覽量
106248 -
Xilinx
+關(guān)注
關(guān)注
71文章
2171瀏覽量
122143 -
Quad
+關(guān)注
關(guān)注
0文章
11瀏覽量
7675 -
集成器
+關(guān)注
關(guān)注
1文章
7瀏覽量
2161 -
Versal
+關(guān)注
關(guān)注
1文章
163瀏覽量
7712
原文標(biāo)題:開發(fā)者分享|Versal GTY - 如何在 IP 集成器中將單工 TX / RX 核合并到多個(gè) Quad
文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論