91在线观看视频-91在线观看视频-91在线观看免费视频-91在线观看免费-欧美第二页-欧美第1页

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在vivado創建新工程上使用IP集成器創建塊設計

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2022-02-08 10:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:falwat

版權聲明:本文為博主原創文章,遵循 CC 4.0 BY-SA 版權協議,轉載請附上原文出處鏈接和本聲明。
本文鏈接:https://blog.csdn.net/falwat/article/details/85918300

本文介紹如何在 vivado 開發教程(一) 創建新工程 的基礎上, 使用IP集成器, 創建塊設計。

創建基本的MicroBlaze系統

點擊Vivado 左側流程導航器中的"IP INTERGRATOR" 下的 "Create Block Design".

點擊"Diagram"中心的"+", 或者使用快捷鍵"Ctrl+I", 或者右鍵選擇菜單"Add IP", 選擇"MicroBlaze" ,雙擊加入到塊設計中.

點擊"Diagram"窗口中的"Run Block Automation", 運行塊自動化. 在彈出的對話框中,根據需要修改選項, 這里先不做任何修改, 點擊"OK"完成.

繼續點擊"Diagram"窗口中的"Run Block Automation", 運行塊自動化, 設置時鐘和復位信號.



在"Diagram"窗口中,右鍵選擇菜單"Regenerate Laout", 重新生成布局, 如下圖所示:

添加外設
在"Diagram" 窗口中添加"AXI GPIO" IP核, 點擊"Diagram"窗口頂部的"Run Connection Automation", 運行連接自動化. 按下圖進行配置, 配置完成后, 點擊"OK".


在"Diagram"窗口中,右鍵選擇菜單"Regenerate Laout", 重新生成布局, 如下圖所示:

按照上面的步驟,繼續添加串口IP("AXI Uartlite").

在"Diagram"窗口中,右鍵選擇菜單"Validate Design" 或使用快捷鍵"F6", 驗證設計. 驗證通過后, 關閉"Block Design" 窗口.

生成輸出產品(Generate Output Products)
切回工程管理("PROJECT MANAGER" )視圖, 在 "system(system.bd)"上右鍵選擇菜單"Generate Output Products", 生成輸出產品.

在彈出的對話框中,設置并行運行數量(Number of jobs), 點擊"Generate" 按鈕, 等待生成完成.生成過程中, 內存占用和CPU占用會急劇飆升.

創建HDL包裝(HDL Wrapper)
在 "system(system.bd)"上右鍵選擇菜單"Create HDL Wrapper". 在彈出的對話框中,點擊"OK"即可, 生成的"system_wrapper"會自動被設置為頂層.


審核編輯:何安

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    835

    瀏覽量

    68768
  • IP集成器
    +關注

    關注

    0

    文章

    4

    瀏覽量

    5854
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado無法選中開發板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇開發板,這樣 Vivado 能夠自動配置
    的頭像 發表于 07-15 10:19 ?414次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決方法

    何在Unified IDE中創建視覺庫HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 中,我們將介紹如何使用 Unified IDE 創建 HLS 組件。這里采用“自下而上”的流程,從 HLS
    的頭像 發表于 07-02 10:55 ?490次閱讀
    如<b class='flag-5'>何在</b>Unified IDE中<b class='flag-5'>創建</b>視覺庫HLS組件

    使用AMD Vitis Unified IDE創建HLS組件

    這篇文章在開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE) 的基礎撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統版本的 Vitis
    的頭像 發表于 06-20 10:06 ?992次閱讀
    使用AMD Vitis Unified IDE<b class='flag-5'>創建</b>HLS組件

    如何使用AMD Vitis HLS創建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算,然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此
    的頭像 發表于 06-13 09:50 ?656次閱讀
    如何使用AMD Vitis HLS<b class='flag-5'>創建</b>HLS <b class='flag-5'>IP</b>

    瑞薩RA8系列教程 | 基于 e2 studio 創建RA8工程

    該系列教程前面幾篇文章都是為開發做準備,本文正式進入開發階段,基于 e2 studio 創建RA8工程,并點亮一個LED。
    的頭像 發表于 04-03 17:14 ?409次閱讀
    瑞薩RA8系列教程 | 基于 e2 studio <b class='flag-5'>創建</b>RA8<b class='flag-5'>工程</b>

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存
    的頭像 發表于 03-24 09:44 ?3515次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時序約束

    Vivado FIR IP核實現

    Xilinx的FIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學習,現在網絡上流傳的license破解文件在破解Vivado的同時也破解
    的頭像 發表于 03-01 14:44 ?1690次閱讀
    <b class='flag-5'>Vivado</b> FIR <b class='flag-5'>IP</b>核實現

    eIQ Time Series Studio工具使用攻略(三)-工程創建

    用戶打開TimeSeries Studio后,首先進入Home界面,如需創建用戶工程,需要在主界面找到“Tasks”模塊,然后選擇需要創建的算法項目: 點擊“AnomalyDetection
    的頭像 發表于 01-09 16:12 ?1558次閱讀
    eIQ Time Series Studio工具使用攻略(三)-<b class='flag-5'>工程</b><b class='flag-5'>創建</b>

    EE-192:使用C語言在Blackfin處理器創建中斷驅動系統

    電子發燒友網站提供《EE-192:使用C語言在Blackfin處理器創建中斷驅動系統.pdf》資料免費下載
    發表于 01-03 15:03 ?0次下載
    EE-192:使用C語言在Blackfin處理器<b class='flag-5'>上</b><b class='flag-5'>創建</b>中斷驅動系統

    何在Linux系統設置站群服務器IP地址

    在Linux系統設置站群服務器的IP地址,可以通過以下步驟進行,主機推薦小編為您整理發布如何在Linux系統設置站群服務器IP地址。
    的頭像 發表于 12-11 10:05 ?502次閱讀

    Altium Designer 18~24創建、打開工程閃退

    在使用AD進行工程創建和打開工程時出現閃退的現象,使用AD18打開PCB時報錯(見下圖),使用其余版本則是直接閃退。請問哪位大佬遇見過類似情況,請指點一下!
    發表于 11-10 15:26

    何在TMS320C6727 DSP創建基于延遲的音頻效果

    電子發燒友網站提供《如何在TMS320C6727 DSP創建基于延遲的音頻效果.pdf》資料免費下載
    發表于 10-16 10:35 ?0次下載
    如<b class='flag-5'>何在</b>TMS320C6727 DSP<b class='flag-5'>上</b><b class='flag-5'>創建</b>基于延遲的音頻效果

    Multi-Scaler IP的Linux示例以及Debug()

    本篇文章介紹了在 ZCU106 創建 Video Multi-Scaler IP 的 AMD Vivado? Design Tool 和 Petalinux
    的頭像 發表于 09-18 10:03 ?746次閱讀
    Multi-Scaler <b class='flag-5'>IP</b>的Linux示例以及Debug(<b class='flag-5'>上</b>)

    RX23E-A 24bit ΔΣADC 應用篇 (2) 創建RX23E-A工程

    本節學習項目開發,熟悉e2 studio和Smart Configurator,創建工程
    的頭像 發表于 08-02 11:59 ?1965次閱讀
    RX23E-A 24bit ΔΣADC 應用篇 (2) <b class='flag-5'>創建</b>RX23E-A<b class='flag-5'>工程</b>

    何在SQL中創建觸發器

    的業務邏輯,以及執行審計和記錄更改歷史等功能。下面,我將詳細解釋如何在SQL中創建觸發器,并附帶示例代碼。
    的頭像 發表于 07-18 16:01 ?3458次閱讀
    主站蜘蛛池模板: av网址在线看 | 55夜色66夜色国产精品站 | 天天襙| 在线色国产| 国产精品免费拍拍拍 | 一区二区不卡视频 | 怡红院日本一道日本久久 | 亚洲色图 第一页 | 萌白酱一线天粉嫩喷水在线观看 | 久久婷婷激情综合色综合也去 | 天天做夜夜爱 | 四虎884tt紧急大通知 | 性欧美大胆高清视频 | 久久久久免费观看 | 久久久久国产一级毛片高清版 | 妇女交性大片 | 天堂在线观看免费视频 | 天天摸日日摸人人看 | 一级毛片在播放免费 | 久久久久久噜噜噜久久久精品 | bt天堂网在线www资源 | 色综合久久网 | 欧洲国产精品精华液 | 日日射夜夜 | 丝袜美女被c| 久久成人性色生活片 | 久久成人亚洲 | 性欧美高清精品videos | 性xxxxhd高清| 欧美午夜色视频国产精品 | 亚洲第一精品夜夜躁人人爽 | 国产r67194吃奶视频 | 日韩精品免费一区二区三区 | 四虎在线永久视频观看 | 大黄一级片 | 国产亚洲精品美女久久久 | 久久国产精品免费 | 国产精品主播在线观看 | 亚洲精品卡1卡二卡3卡四卡 | 4438x亚洲最大 | 黄免费看 |